-
-
公开(公告)号：KR1020140095816A
公开(公告)日：2014-08-04
申请号：KR1020130008680
申请日：2013-01-25
Applicant: (주)에프씨아이
CPC classification number: H03K23/584 , H03K23/665 , H03L7/193
Abstract: The present invention relates to an extended multi-modulus divider which includes first dividers which are connected in series, a second divider which is connected to the first dividers, and a clock generator which is connected to the second divider and the final first divider among the first dividers. The second divider includes two D latches which comprise three logical AND gates and a set terminal, and two D latches which comprise a clear terminal.
Abstract translation: 扩展多模除法器技术领域本发明涉及一种扩展多模除法器，其包括串联连接的第一除法器，连接到第一除法器的第二除法器，以及连接到第二除法器和第 第一分隔线 第二分频器包括两个D锁存器，它们包括三个逻辑“与”门和一个置位端子，以及两个D锁存器，它们包括一个清零端子。
-
公开(公告)号：KR101902093B1
公开(公告)日：2018-09-28
申请号：KR1020170000687
申请日：2017-01-03
Applicant: (주)에프씨아이
Inventor： 문제철
CPC classification number: H03B5/1228 , H03B5/1215 , H03B5/1218 , H03B5/1243 , H03B5/1296 , H03B19/00 , H03B2200/0074 , H03D7/1466
Abstract: LO 생성시스템은, 대역통과필터회로를포함하고, 상기대역통과필터회로는, 신호를필터링하여, 제 1 필터출력노드및 제 2 필터출력노드로제 1 필터신호및 제 2 필터신호를각각출력하도록구성된기본대역통과필터회로; 및상기제 1 필터출력노드및 상기제 2 필터출력노드와연결되어상기기본대역통과필터회로의통과대역폭을협대역화하도록구성된대역폭조정회로;를포함하고, 상기기본대역통과필터회로는, 상기제 1 필터출력노드와상기제 2 필터출력노드사이에연결되어, 공진주파수를설정하도록구성된공진주파수설정회로; 상기제 1 필터출력노드와상기제 2 필터출력노드에드레인단자와게이트단자가각각연결된제 6-1 트랜지스터; 및상기제 1 필터출력노드와상기제 2 필터출력노드에게이트단자와드레인단자가각각연결된제 6-2 트랜지스터;를포함하고, 상기제 1 필터신호및 상기제 2 필터신호는, 한쌍의차동신호인것을특징으로한다.
-
公开(公告)号：KR101770786B1
公开(公告)日：2017-08-24
申请号：KR1020160059470
申请日：2016-05-16
Applicant: (주)에프씨아이
IPC: H04B1/44 , H02H9/00 , H03K17/687 , H03K17/693
CPC classification number: H04B1/48 , H01L27/0255 , H02H9/046 , H03K17/687 , H04B1/44 , H02H9/005 , H03K17/6871 , H03K17/693
Abstract: 본실시예들은정전기방전회로에포함된제1다이오드와제2다이오드를각각반대방향으로병렬연결함으로써, 정전기에의한플러스(+) 마이너스(-) 전류를접지로흐르게하는무선트랜시버의송수신스위치를제공한다. 본실시예들은정전기방전회로가연결된노드와접지간에저항을연결함으로써, 정전기방전회로가연결된노드의전압을접지와직류(DC)적으로동일한전위로고정시키는무선트랜시버의송수신스위치를제공한다.
Abstract translation: 由第一二极管的并联连接并且在相反方向上分别包括在静电放电电路的第二二极管，一个正（+），负由于静电的实施例： - 提供所述无线电收发信机的发送和接收切换到流过电流到地（） 的。 本实施例提供的无线收发器的发送 - 接收开关通过连接节点之间的电阻耦合到地的静电放电电路，以确保围绕顶部相同，耦合到接地节点和直流（DC）敌人的静电放电电路的电压。
-
公开(公告)号：KR1020100061900A
公开(公告)日：2010-06-10
申请号：KR1020080120264
申请日：2008-12-01
Applicant: (주)에프씨아이
CPC classification number: G05F3/16
Abstract: PURPOSE: A low noise reference voltage circuit for frequency compensation of a ring oscillator is provided to prevent the deterioration of noise characteristics by removing a band gap standard voltage generating circuit and supplying a PTAT voltage to a driving voltage of the ring oscillator. CONSTITUTION: A PTAT voltage generator is comprised of a current mirror. The current mirror generates a PTAT current. The PTAT current is proportional to an absolute temperature. A PTAT voltage converter converts the PTAT current into a PTAT voltage. The PTAT voltage converter outputs the PTAT voltage to a linear regulator(300). A resistor improving power supply ripple rejection ratio through improvement of the variation of a power supply voltage.
Abstract translation: 目的：提供一种用于环形振荡器频率补偿的低噪声参考电压电路，通过去除带隙标准电压产生电路并将PTAT电压提供给环形振荡器的驱动电压来防止噪声特性的恶化。 构成：PTAT电压发生器由电流镜组成。 当前镜像产生PTAT电流。 PTAT电流与绝对温度成比例。 PTAT电压转换器将PTAT电流转换成PTAT电压。 PTAT电压转换器将PTAT电压输出到线性稳压器（300）。 电阻器通过改善电源电压的变化来改善电源纹波抑制比。
-
Patent Agency Ranking
-
公开(公告)号：KR101053259B1
公开(公告)日：2011-08-02
申请号：KR1020080120264
申请日：2008-12-01
Applicant: (주)에프씨아이
CPC classification number: G05F3/16
Abstract: 본 발명은 저잡음 기준전압 발생회로에 관한 것으로서, 보다 상세하게는 회로 내부에서 잡음이 증폭될 수 있는 증폭기를 제거하고, 절대온도에 비례하는 전류(I
PTAT )를 절대온도에 비례하는 전압(V
PTAT )으로 직접 변환한 후 리니어 레귤레이터에서 링 오실레이터로 전송하게 함으로써, 일반적인 밴드갭 기준전압 발생회로에 의해 잡음 특성이 열화되는 것을 방지하고 저잡음과 높은 전원리플제거비(PSRR)를 달성할 수 있게 한 링 오실레이터의 주파수 변동 개선을 위한 저잡음 기준전압 발생회로에 관한 것이다.
주파수 변동, 링 오실레이터, 저잡음, 기준전압, 전원리플제거비Abstract translation: 低噪声基准电压生成电路本发明涉及一种低噪声基准电压生成电路，更具体地说，涉及一种去除能够放大电路内噪声的放大器的低噪声基准电压生成电路，
-
公开(公告)号：KR1020100086381A
公开(公告)日：2010-07-30
申请号：KR1020090005729
申请日：2009-01-22
Applicant: (주)에프씨아이
CPC classification number: H03M1/48 , H03M1/18 , H03M2201/6107 , H03M2201/64
Abstract: PURPOSE: According to the condition automatic following circuit of the analog-digital converter is measurement the signal-noise ratio of the signal of the analog-digital converter and signal of computer signal it best suites, by sweeping the reference voltage although the external environment is used for the other place, the reliability can be offered. CONSTITUTION: The mag signal is when input signal is compared with high-low limit reference voltage created. When compared with the signal of computer signal standard voltage, the signal of computer signal is created The signal-noise ratio measuring unit(30) measures the signal-noise ratio of two inputs signal from the mag signal and the correlator(20) which is input the signal of computer signal of the analog/converter. If it falls less than the fixed threshold, it is enabled and in the control unit(40), the signal-noise ratio signal outputs the sweep signal for the generating reference voltage.
Abstract translation: 目的：根据模拟数字转换器的自动跟随电路测量模拟数字转换器的信号和计算机信号信号的信噪比最好的方法是扫描参考电压，尽管外部环境是 用于另一个地方，可以提供可靠性。 构成：当输入信号与创建的高低限参考电压进行比较时，信号为mag信号。 与计算机信号标准电压信号相比，产生计算机信号信号信噪比测量单元（30）测量来自mag信号的两个输入信号和相关器（20）的信噪比， 输入模拟/转换器的计算机信号信号。 如果它下降到小于固定阈值，则使能，并且在控制单元（40）中，信号噪声比信号输出用于产生参考电压的扫描信号。
-
公开(公告)号：KR1020170036164A
公开(公告)日：2017-04-03
申请号：KR1020150134515
申请日：2015-09-23
Applicant: (주)에프씨아이
Inventor： 문제철
IPC: H03K17/22
Abstract: 본실시예는, 외부핀과외부소자의추가적인사용없이도내부또는외부에서인가되는다양한형태의클럭신호를이용하여순차로직의초기화를위한신호를생성가능토록하는방법및 그장치에관한것이다.
Abstract translation: 本实施例涉及一种用于使用从内部或外部施加的各种类型的时钟信号而不使用额外的引脚和外部元件来产生用于时序逻辑的初始化的信号的方法和装置。
-
公开(公告)号：KR1020160090438A
公开(公告)日：2016-08-01
申请号：KR1020150009967
申请日：2015-01-21
Applicant: (주)에프씨아이
CPC classification number: H03L7/095 , H03L7/1976 , H03L7/193
Abstract: 분수형주파수합성기에적합한락 디텍팅장치및 방법을개시한다. 본실시예의일 측면에의하면, 분수형주파수합성기(Fractional-N Frequency Synthesizer)의락 디텍터(Lock Detector)에있어서, 상기락 디텍터는, 분수비율모듈레이터의출력값을이용하여 N분주기출력주파수클럭을지연시키는지연부; 기준주파수클럭과상기지연부에의해지연된 N분주기출력주파수클럭을비교하여락 검출신호를출력하는락 검출부; 상기락 검출신호를입력받을때마다카운팅을수행하는카운터; 및상기카운터의카운팅횟수를근거로하여락 확인신호를출력하도록지시하는제어부를포함하는것을특징으로하는락 디텍터를제공한다.
Abstract translation: 公开了一种适用于分数N频率合成器的锁定检测器及其锁定检测方法。 根据本发明实施例的分数N频率合成器的锁定检测器包括：延迟单元，用于通过使用分数比调制器的输出值来延迟分数N分频器的输出频率时钟; 锁定检测单元，用于通过将标准频率时钟与延迟单元延迟的分数N分频器的输出频率时钟进行比较来输出锁定检测信号; 每当锁定检测信号被输入时执行计数的计数器; 以及控制单元，用于根据来自计数器的计数次序输出锁定确认信号。
-
-
-
-
-
-
-
-
-
Search Results
15
records
(took 0.02 seconds)
