覆金属箔层叠板的制造方法、树脂组合物、树脂复合片、印刷电路板的制造方法以及半导体装置的制造方法

    公开(公告)号:CN119631581A

    公开(公告)日:2025-03-14

    申请号:CN202380057796.1

    申请日:2023-06-26

    Abstract: 本发明提供量产性优异且树脂组合物层与金属箔的剥离受到抑制的覆金属箔层叠板的制造方法、以及树脂组合物、树脂复合片、印刷电路板的制造方法以及半导体装置的制造方法。一种覆金属箔层叠板的制造方法,其为使用真空层压装置制造覆金属箔层叠板的方法,所述覆金属箔层叠板是树脂复合片C在电路基板A的表面上层叠而成的,所述树脂复合片C包含金属箔和配置于所述金属箔的单面的树脂组合物层,所述电路基板A包含绝缘层和导体电路层,所述制造方法包括以下工序:工序1:使电路基板A中包含的水分和/或溶剂的含量减少而得到电路基板B的工序;工序2:配置电路基板B和树脂复合片C,在加热且减压或真空的环境下,进行加压而得到层叠基板D的工序;工序3:将层叠基板D的前述树脂组合物层的表面平滑化而得到层叠基板E的工序。

    半导体元件搭载用封装基板的制造方法

    公开(公告)号:CN113243146A

    公开(公告)日:2021-08-10

    申请号:CN201980081480.X

    申请日:2019-10-21

    Abstract: 一种半导体元件搭载用封装基板的制造方法,其为具备绝缘层和设置于绝缘层上的布线导体的半导体元件搭载用封装基板的制造方法,所述制造方法包括如下工序:第1基板形成工序(a),在厚度为1μm~80μm的芯树脂层的两面形成配置有第1金属层、第1绝缘性树脂层和第2金属层的层叠体,将层叠体同时加热加压,形成第1基板,所述第1金属层的厚度为1μm~70μm且能从芯树脂层剥离;图案化工序(b),在第1基板的第2金属层上形成图案;第2基板形成工序(c),在前述第1基板的第2金属层表面配置第2绝缘性树脂层和第3金属层,形成层叠体,将所形成的层叠体加热加压,形成第2基板;和,剥离工序(d),从芯树脂层剥离第3基板,所述第3基板具备第1金属层、第1绝缘性树脂层、第2金属层、第2绝缘性树脂层和第3金属层。

    支撑基板、带有支撑基板的层叠体及半导体元件搭载用封装基板的制造方法

    公开(公告)号:CN109564899A

    公开(公告)日:2019-04-02

    申请号:CN201780048479.8

    申请日:2017-08-04

    Abstract: 一种半导体元件搭载用封装基板的制造方法,其包括如下工序:第1层叠体准备工序,准备第1层叠体,所述第1层叠体具有:树脂层、设置于前述树脂层的至少一面侧并且具备剥离单元的粘接层、和设置于前述粘接层上的第1金属层;第1布线形成工序,对前述第1金属层进行蚀刻,在前述第1层叠体形成第1布线导体;第2层叠体形成工序,在前述第1层叠体的设置有前述第1布线导体的面依次层叠绝缘树脂层和第2金属层,形成第2层叠体;第2布线形成工序,在前述绝缘树脂层形成到达至前述第1布线导体的非贯通孔,对形成有前述非贯通孔的前述绝缘树脂层实施电镀和/或化学镀,在前述绝缘树脂层上形成第2布线导体;和、剥离工序,从形成有前述第2布线导体的前述第2层叠体将至少前述树脂层剥离。

    半导体元件搭载用封装基板的制造方法

    公开(公告)号:CN113196892A

    公开(公告)日:2021-07-30

    申请号:CN201980082276.X

    申请日:2019-10-21

    Abstract: 一种半导体元件搭载用封装基板的制造方法,其为具备绝缘层和布线导体的半导体元件搭载用封装基板的制造方法,所述制造方法包括如下工序:形成基板的第1基板形成工序(a),所述基板在芯树脂层的单面或两面具备厚度为1μm~70μm且能剥离的第1金属层、第1绝缘性树脂层和第2金属层;第1层间连接工序(b),形成达到第1金属层表面的非贯通孔,对其内壁实施电解镀铜和/或化学镀铜,使第2和第1金属层连接;第2基板形成工序(c),配置第2绝缘性树脂层和第3金属层,对第1基板加热加压形成基板;第2层间连接工序(d),形成达到第2金属层的表面的非贯通孔,对其内壁实施电解镀铜和/或化学镀铜,使第2和第3金属层连接;剥离工序(e),将第3基板剥离;和,布线导体形成工序(f),对第1和第3金属层进行图案化、形成布线导体。

    半导体元件搭载用封装体基板的制造方法和半导体元件安装基板的制造方法

    公开(公告)号:CN109417055A

    公开(公告)日:2019-03-01

    申请号:CN201780040347.0

    申请日:2017-06-23

    Abstract: 一种半导体元件搭载用封装体基板的制造方法,其包括如下工序:基板形成工序(a),形成依次含有第1绝缘树脂层、至少包含硅化合物的脱模层和厚度为1μm~5μm的极薄铜箔的电路形成用支撑基板;第1布线导体形成工序(b),在电路形成用支撑基板的极薄铜箔上通过图形电镀铜形成第1布线导体;层叠工序(c),以与第1布线导体接触的方式配置第2绝缘树脂层,将第2绝缘树脂层进行加热加压并层叠;第2布线导体形成工序(d),在第2绝缘树脂层中形成到达第1布线导体的非贯通孔,使非贯通孔的内壁通过电镀铜和/或化学镀铜连接,形成第2布线导体;剥离工序(e),从形成有第1布线导体和第2布线导体的电路形成用支撑基板剥离第1绝缘树脂层;和去除工序(f),将脱模层和/或前述极薄铜箔去除。

    半导体元件搭载用封装体基板的制造方法和半导体元件安装基板的制造方法

    公开(公告)号:CN117241501A

    公开(公告)日:2023-12-15

    申请号:CN202311281435.3

    申请日:2017-06-23

    Abstract: 一种半导体元件搭载用封装体基板的制造方法,其包括如下工序:基板形成工序(a),形成依次含有第1绝缘树脂层、至少包含硅化合物的脱模层和厚度为1μm~5μm的极薄铜箔的电路形成用支撑基板;第1布线导体形成工序(b),在电路形成用支撑基板的极薄铜箔上通过图形电镀铜形成第1布线导体;层叠工序(c),以与第1布线导体接触的方式配置第2绝缘树脂层,将第2绝缘树脂层进行加热加压并层叠;第2布线导体形成工序(d),在第2绝缘树脂层中形成到达第1布线导体的非贯通孔,使非贯通孔的内壁通过电镀铜和/或化学镀铜连接,形成第2布线导体;剥离工序(e),从形成有第1布线导体和第2布线导体的电路形成用支撑基板剥离第1绝缘树脂层;和去除工序(f),将脱模层和/或前述极薄铜箔去除。

Patent Agency Ranking