公开(公告)号：CN110707094A

公开(公告)日：2020-01-17

申请号：CN201910160760.1

申请日：2019-03-04

Applicant: 东芝存储器株式会社

Inventor： 藤田昌成

IPC: H01L27/1157

Abstract: 实施方式涉及一种半导体存储器及其制造方法。半导体存储器包含交替地积层的第1导电体及第1绝缘体、以及存储柱。存储柱贯通第1导电体及第1绝缘体，且包含半导体、隧道绝缘膜、第2绝缘体、及阻挡绝缘膜。第1绝缘体包含有在第1方向相邻的第1、2层。第1、2层间的第1导电体包含第1、2导电部及异质导电部。第1导电部与第1、2层分别相接且沿着与第1方向交叉的第2方向扩展。第2导电部设置在阻挡绝缘膜与第1导电部之间且与阻挡绝缘膜及第1导电部分别相接，由与第1导电部相同的材料形成。异质导电部(51)是以在阻挡绝缘膜与第1导电部之间沿着第1方向隔着第2导电部的方式设置的1对导电部，由与第1、2导电部不同的材料形成。

公开(公告)号：CN107180834A

公开(公告)日：2017-09-19

申请号：CN201710065811.3

申请日：2017-02-06

Applicant: 东芝存储器株式会社

Inventor： 猪熊英幹 ,  松浦修武 ,  藤田昌成

IPC: H01L27/11551 ,  H01L27/11578

CPC classification number: H01L27/11582 ,  H01L21/28008 ,  H01L21/31105 ,  H01L21/76802 ,  H01L27/11565 ,  H01L27/11575 ,  H01L27/11551 ,  H01L27/11578

Abstract: 本案涉及半导体存储装置及其制造方法。实施方式的半导体存储装置具备衬底、多个电极、至少1个柱构造体、至少1个电荷蓄积膜、及至少1个绝缘部件。所述多个电极设置在所述衬底上，分别分隔积层而构成积层体，在沿所述衬底的表面的第一方向具有第一宽度，且具有沿所述表面在与所述第一方向交叉的第二方向延伸的部位。所述柱构造体设置在所述积层体内，且包含沿所述积层体的积层方向延伸的半导体层。所述电荷蓄积膜设置在所述半导体层与所述多个电极之间。所述绝缘部件在所述第一方向具有较所述第一宽度小的宽度，且在所述积层方向延伸设置。

公开(公告)号：CN107180834B

公开(公告)日：2021-11-26

申请号：CN201710065811.3

申请日：2017-02-06

Applicant: 东芝存储器株式会社

Inventor： 猪熊英幹 ,  松浦修武 ,  藤田昌成

IPC: H01L27/11551 ,  H01L27/11578

Abstract: 本案涉及半导体存储装置及其制造方法。实施方式的半导体存储装置具备衬底、多个电极、至少1个柱构造体、至少1个电荷蓄积膜、及至少1个绝缘部件。所述多个电极设置在所述衬底上，分别分隔积层而构成积层体，在沿所述衬底的表面的第一方向具有第一宽度，且具有沿所述表面在与所述第一方向交叉的第二方向延伸的部位。所述柱构造体设置在所述积层体内，且包含沿所述积层体的积层方向延伸的半导体层。所述电荷蓄积膜设置在所述半导体层与所述多个电极之间。所述绝缘部件在所述第一方向具有较所述第一宽度小的宽度，且在所述积层方向延伸设置。