公开(公告)号：CN107180834A

公开(公告)日：2017-09-19

申请号：CN201710065811.3

申请日：2017-02-06

Applicant: 东芝存储器株式会社

Inventor： 猪熊英幹 ,  松浦修武 ,  藤田昌成

IPC: H01L27/11551 ,  H01L27/11578

CPC classification number: H01L27/11582 ,  H01L21/28008 ,  H01L21/31105 ,  H01L21/76802 ,  H01L27/11565 ,  H01L27/11575 ,  H01L27/11551 ,  H01L27/11578

Abstract: 本案涉及半导体存储装置及其制造方法。实施方式的半导体存储装置具备衬底、多个电极、至少1个柱构造体、至少1个电荷蓄积膜、及至少1个绝缘部件。所述多个电极设置在所述衬底上，分别分隔积层而构成积层体，在沿所述衬底的表面的第一方向具有第一宽度，且具有沿所述表面在与所述第一方向交叉的第二方向延伸的部位。所述柱构造体设置在所述积层体内，且包含沿所述积层体的积层方向延伸的半导体层。所述电荷蓄积膜设置在所述半导体层与所述多个电极之间。所述绝缘部件在所述第一方向具有较所述第一宽度小的宽度，且在所述积层方向延伸设置。

公开(公告)号：CN107180834B

公开(公告)日：2021-11-26

申请号：CN201710065811.3

申请日：2017-02-06

Applicant: 东芝存储器株式会社

Inventor： 猪熊英幹 ,  松浦修武 ,  藤田昌成

IPC: H01L27/11551 ,  H01L27/11578

Abstract: 本案涉及半导体存储装置及其制造方法。实施方式的半导体存储装置具备衬底、多个电极、至少1个柱构造体、至少1个电荷蓄积膜、及至少1个绝缘部件。所述多个电极设置在所述衬底上，分别分隔积层而构成积层体，在沿所述衬底的表面的第一方向具有第一宽度，且具有沿所述表面在与所述第一方向交叉的第二方向延伸的部位。所述柱构造体设置在所述积层体内，且包含沿所述积层体的积层方向延伸的半导体层。所述电荷蓄积膜设置在所述半导体层与所述多个电极之间。所述绝缘部件在所述第一方向具有较所述第一宽度小的宽度，且在所述积层方向延伸设置。

公开(公告)号：CN110890420A

公开(公告)日：2020-03-17

申请号：CN201910160420.9

申请日：2019-03-04

Applicant: 东芝存储器株式会社

Inventor： 松浦修武 ,  岩崎太一 ,  稻塚卓也

IPC: H01L29/417 ,  H01L29/423 ,  H01L29/78 ,  H01L21/28 ,  H01L21/336 ,  H01L27/11524 ,  H01L27/1157

Abstract: 实施方式涉及半导体装置及其制造方法。实施方式的半导体装置包含N型阱区、第一栅极电极、第一半导体、以及第一接触件。N型阱区包含两个P型杂质扩散区域。第一栅极电极(52)隔着栅极绝缘膜(50)设于两个P型杂质扩散区域间的N型阱区的上方。第一半导体是在P型杂质扩散区域上设为柱状的单晶的半导体。第一接触件设于第一半导体上，且包含含有P型杂质的多晶的第二半导体。

公开(公告)号：CN110890378A

公开(公告)日：2020-03-17

申请号：CN201910159643.3

申请日：2019-03-04

Applicant: 东芝存储器株式会社

Inventor： 稻塚卓也 ,  岩崎太一 ,  松浦修武

IPC: H01L27/1157 ,  H01L27/11578

Abstract: 实施方式的半导体装置包括N型阱区域、第1栅极电极、外延层和第1接触件。N型阱区域包括2个P型杂质扩散区域。第1栅极电极经由栅极绝缘膜设置在2个P型杂质扩散区域间的N型阱区域的上方。外延层以柱状设置在2个P型杂质扩散区域各自之上。外延层包括含有P型杂质的第1半导体层。第1接触件设置在外延层的第1半导体层上。