封装基板及其形成方法
    1.
    发明公开

    公开(公告)号:CN102376673A

    公开(公告)日:2012-03-14

    申请号:CN201010249181.3

    申请日:2010-08-06

    Inventor: 吴东融 何昌立

    CPC classification number: H01L2224/48091 H01L2924/00014

    Abstract: 本发明一实施例提供一种封装基板及其形成方法,该封装基板包括:一基板;一第一导电图案,位于该基板之上且具有一第一厚度;一第二导电图案,位于该基板之上且具有一第二厚度,该第二厚度大于该第一厚度,且该第一导电图案的材质相同于该第二导电图案的材质;至少一第一电镀导线,位于该基板之上且电性接触至少部分的该第一导电图案;以及至少一第二电镀导线,位于该基板之上且电性接触至少部分的该第二导电图案,其中该第一电镀导线的电阻值大于该第二电镀导线的电阻值。本发明实施例提供可于同一道电镀工艺中便能于基板上形成出厚度不一的导电图案的方法,可大幅减少工艺时间与成本。

    印刷电路板及其制作方法

    公开(公告)号:CN105992451A

    公开(公告)日:2016-10-05

    申请号:CN201510060526.3

    申请日:2015-02-05

    Abstract: 本发明提供一种印刷电路板及其制作方法,印刷电路板包括产品区、外框区、多个切割道以及至少一量测单元。产品区包括多个以矩阵型式排列的电路板单元,多个电路板单元分别具有多个第一内部线路层。外框区包围于产品区之外。多个切割道设置于外框区与多个电路板单元之间,且设置于多个电路板单元之间。量测单元设置于多个切割道的其中一者内,且具有多个第二内部线路层以及多个接触垫,其中各多个第二内部线路层与各多个第一内部线路层是通过相同的工艺步骤形成,多个接触垫电性连接多个第二内部线路层,且显露于印刷电路板的一表面。通过监测邻近于电路板单元的量测单元的内部线路层的阻值变化,得知电路板单元的内部线路层的品质及厚度的效果。

Patent Agency Ranking