公开(公告)号：CN102918939B

公开(公告)日：2015-04-08

申请号：CN201180027234.X

申请日：2011-03-04

Applicant: 揖斐电株式会社

Inventor： 胁田英之 ,  川口章秀

IPC: H05K3/46

CPC classification number: H05K3/4644 ,  H05K1/185 ,  H05K2201/09509 ,  H05K2201/096 ,  H05K2201/09709 ,  H05K2201/09854

Abstract: 在电路板中在芯绝缘层(10a)的至少一侧交替地层叠了导体层(11b、31)和层间绝缘层(30a)。芯绝缘层(10a)和层间绝缘层(30a)分别具有孔(12a、32a)内填充镀膜而成的连接导体(12、32)。芯绝缘层的连接导体(12)和层间绝缘层的连接导体(32)堆叠。在芯绝缘层上和层间绝缘层上分别形成有连接导体的连接盘(13、33)，该连接导体的连接盘(13、33)包括金属箔(13a、33a)以及形成在金属箔上的镀膜(13b、33b)。构成芯绝缘层上的连接盘的金属箔(13a)至少比构成芯绝缘层上的层间绝缘层上的连接盘的金属箔(33a)厚。

公开(公告)号：CN102845141B

公开(公告)日：2015-05-20

申请号：CN201180018030.X

申请日：2011-03-04

Applicant: 揖斐电株式会社

Inventor： 胁田英之 ,  川口章秀

IPC: H05K3/46

CPC classification number: H05K3/4644 ,  H05K1/185 ,  H05K2201/09181 ,  H05K2201/09509 ,  H05K2201/096 ,  H05K2201/09709 ,  H05K2201/09854

Abstract: 电路板(100)在芯基板(10)两侧分别交替地层叠有两层以上的导体层(21、31、41、51、61、71)和两层以上的绝缘层(20a、30a、40a、50a、60a、70a)，其中，芯基板(10)和层叠的绝缘层(20a、30a、40a、50a、60a、70a)分别具有在孔(12a、22a、32a、42a、52a、62a、72a)内填充镀层而成的连接导体(12、22、32、42、52、62、72)。另外，芯基板的连接导体(12)和层叠的绝缘层的连接导体(22、32、42、52、62、72)堆叠。并且，层叠的绝缘层中的一侧的外层的连接导体(62)的位置和另一侧的外层上的连接导体(72)的位置与芯基板的连接导体(12)的位置相比沿大致同一方向移位。

公开(公告)号：CN102918939A

公开(公告)日：2013-02-06

申请号：CN201180027234.X

申请日：2011-03-04

Applicant: 揖斐电株式会社

Inventor： 胁田英之 ,  川口章秀

IPC: H05K3/46

CPC classification number: H05K3/4644 ,  H05K1/185 ,  H05K2201/09509 ,  H05K2201/096 ,  H05K2201/09709 ,  H05K2201/09854

Abstract: 在电路板中在芯绝缘层(10a)的至少一侧交替地层叠了导体层(11b、31)和层间绝缘层(30a)。芯绝缘层(10a)和层间绝缘层(30a)分别具有孔(12a、32a)内填充镀膜而成的连接导体(12、32)。芯绝缘层的连接导体(12)和层间绝缘层的连接导体(32)堆叠。在芯绝缘层上和层间绝缘层上分别形成有连接导体的连接盘(13、33)，该连接导体的连接盘(13、33)包括金属箔(13a、33a)以及形成在金属箔上的镀膜(13b、33b)。构成芯绝缘层上的连接盘的金属箔(13a)至少比构成芯绝缘层上的层间绝缘层上的连接盘的金属箔(33a)厚。

公开(公告)号：CN102845141A

公开(公告)日：2012-12-26

申请号：CN201180018030.X

申请日：2011-03-04

Applicant: 揖斐电株式会社

Inventor： 胁田英之 ,  川口章秀

IPC: H05K3/46

CPC classification number: H05K3/4644 ,  H05K1/185 ,  H05K2201/09181 ,  H05K2201/09509 ,  H05K2201/096 ,  H05K2201/09709 ,  H05K2201/09854

Abstract: 电路板(100)在芯基板(10)两侧分别交替地层叠有两层以上的导体层(21、31、41、51、61、71)和两层以上的绝缘层(20a、30a、40a、50a、60a、70a)，其中，芯基板(10)和层叠的绝缘层(20a、30a、40a、50a、60a、70a)分别具有在孔(12a、22a、32a、42a、52a、62a、72a)内填充镀层而成的连接导体(12、22、32、42、52、62、72)。另外，芯基板的连接导体(12)和层叠的绝缘层的连接导体(22、32、42、52、62、72)堆叠。并且，层叠的绝缘层中的一侧的外层的连接导体(62)的位置和另一侧的外层上的连接导体(72)的位置与芯基板的连接导体(12)的位置相比沿大致同一方向移位。