-
公开(公告)号：CN101521019B
公开(公告)日：2012-07-04
申请号：CN200910118370.4
申请日：2009-02-27
Applicant: 日东电工株式会社
CPC classification number: H05K1/0248 , G11B5/484 , G11B5/4853 , G11B5/486 , H05K1/0245 , H05K1/056 , H05K2201/0352 , H05K2201/09672 , H05K2201/09727
Abstract: 本发明提供一种配线电路基板，其中，在悬挂主体部上形成有第一绝缘层，在第一绝缘层上形成有写入用配线图案和读取用配线图案。在第一绝缘层上以覆盖配线图案的方式形成有第二绝缘层。在第二绝缘层上形成有写入用配线图案和读取用配线图案。在第二绝缘层上以覆盖配线图案的方式形成有第三绝缘层。配线图案的宽度比配线图案的宽度更大，配线图案的宽度比配线图案的宽度更大。
-
Patent Agency Ranking
公开(公告)号：CN101616540B
公开(公告)日：2013-03-20
申请号：CN200910163911.5
申请日：2009-06-19
Applicant: 日东电工株式会社
CPC classification number: H05K1/0237 , G11B5/484 , H05K1/0263 , H05K1/0265 , H05K1/056 , H05K2201/0191 , H05K2201/09236 , H05K2201/09736 , H05K2201/09845 , H05K2201/09972 , Y10T29/49155
Abstract: 本发明提供一种配线电路基板和其制造方法。该配线电路基板中，在悬挂主体部上形成有第一绝缘层。在第一绝缘层上隔有间隔地平行形成有配线图案。在配线图案的两侧的第一绝缘层上的区域中形成有第二绝缘层。在配线图案侧的第二绝缘层上的区域中形成有配线图案。在配线图案侧的第二绝缘层上的区域中形成有配线图案。在第一和第二绝缘层上以覆盖配线图案的方式形成有第三绝缘层。
-
公开(公告)号：CN101521019A
公开(公告)日：2009-09-02
申请号：CN200910118370.4
申请日：2009-02-27
Applicant: 日东电工株式会社
CPC classification number: H05K1/0248 , G11B5/484 , G11B5/4853 , G11B5/486 , H05K1/0245 , H05K1/056 , H05K2201/0352 , H05K2201/09672 , H05K2201/09727
Abstract: 本发明提供一种配线电路基板，其中，在悬挂主体部上形成有第一绝缘层，在第一绝缘层上形成有写入用配线图案和读取用配线图案。在第一绝缘层上以覆盖配线图案的方式形成有第二绝缘层。在第二绝缘层上形成有写入用配线图案和读取用配线图案。在第二绝缘层上以覆盖配线图案的方式形成有第三绝缘层。配线图案的宽度比配线图案的宽度更大，配线图案的宽度比配线图案的宽度更大。
-
公开(公告)号：CN101552026A
公开(公告)日：2009-10-07
申请号：CN200910133622.0
申请日：2009-04-02
Applicant: 日东电工株式会社
CPC classification number: H05K1/0248 , G11B5/484 , G11B5/486 , H05K1/0219 , H05K1/0245 , H05K1/056 , H05K2201/0352 , H05K2201/09236 , H05K2201/09672 , H05K2201/09727
Abstract: 本发明提供配线电路基板。在悬挂主体部上形成有第一绝缘层，在第一绝缘层上形成有配线图案。此外，在第一绝缘层上，在配线图案的一侧空开间隔地形成有接地图案。在第一绝缘层上以覆盖配线图案和接地图案的方式形成有第二绝缘层。在第二绝缘层上，在配线图案的上方位置形成有配线图案。此外，在第二绝缘层上以覆盖配线图案的方式形成有第三绝缘层。配线图案的宽度被设定为大于配线图案的宽度。接地图案的至少一部分的区域和配线图案的至少一部分的区域夹着第二绝缘层相对。
-
公开(公告)号：CN101552026B
公开(公告)日：2012-11-28
申请号：CN200910133622.0
申请日：2009-04-02
Applicant: 日东电工株式会社
CPC classification number: H05K1/0248 , G11B5/484 , G11B5/486 , H05K1/0219 , H05K1/0245 , H05K1/056 , H05K2201/0352 , H05K2201/09236 , H05K2201/09672 , H05K2201/09727
Abstract: 本发明提供配线电路基板。在悬挂主体部上形成有第一绝缘层，在第一绝缘层上形成有配线图案。此外，在第一绝缘层上，在配线图案的一侧空开间隔地形成有接地图案。在第一绝缘层上以覆盖配线图案和接地图案的方式形成有第二绝缘层。在第二绝缘层上，在配线图案的上方位置形成有配线图案。此外，在第二绝缘层上以覆盖配线图案的方式形成有第三绝缘层。配线图案的宽度被设定为大于配线图案的宽度。接地图案的至少一部分的区域和配线图案的至少一部分的区域夹着第二绝缘层相对。
-
公开(公告)号：CN101616540A
公开(公告)日：2009-12-30
申请号：CN200910163911.5
申请日：2009-06-19
Applicant: 日东电工株式会社
CPC classification number: H05K1/0237 , G11B5/484 , H05K1/0263 , H05K1/0265 , H05K1/056 , H05K2201/0191 , H05K2201/09236 , H05K2201/09736 , H05K2201/09845 , H05K2201/09972 , Y10T29/49155
Abstract: 本发明提供一种配线电路基板和其制造方法。该配线电路基板中，在悬挂主体部上形成有第一绝缘层。在第一绝缘层上隔有间隔地平行形成有配线图案。在配线图案的两侧的第一绝缘层上的区域中形成有第二绝缘层。在配线图案侧的第二绝缘层上的区域中形成有配线图案。在配线图案侧的第二绝缘层上的区域中形成有配线图案。在第一和第二绝缘层上以覆盖配线图案的方式形成有第三绝缘层。
-
-
-
-
-
Search Results
6
records
(took 0.032 seconds)
