-
公开(公告)号：CN113614916A
公开(公告)日：2021-11-05
申请号：CN201980094133.0
申请日：2019-04-25
Applicant: 昭和电工材料株式会社
IPC: H01L25/065 , H01L25/07 , H01L25/18
Abstract: 本发明公开了一种支撑片的制造方法，其为在具有支石墓结构的半导体装置的制造工艺中所使用的支撑片的制造方法，所述半导体装置包括：基板；第一芯片，配置于基板上；多个支撑片，配置于基板上且第一芯片的周围；以及第二芯片，由多个支撑片支撑且配置成覆盖第一芯片，所述支撑片的制造方法包括：(A)准备依次具备基材膜、压敏胶黏层、及支撑片形成用膜的层叠膜的工序；(B)通过将支撑片形成用膜单片化，在压敏胶黏层的表面上形成多个支撑片的工序；以及(C)从压敏胶黏层拾取支撑片的工序，支撑片形成用膜在120℃下的剪切黏度为4000Pa·s以上。
-
-
-
公开(公告)号：CN113574664A
公开(公告)日：2021-10-29
申请号：CN202080020993.2
申请日：2020-04-24
Applicant: 昭和电工材料株式会社
IPC: H01L25/065 , H01L25/07 , H01L25/18
Abstract: 本发明的支撑片形成用层叠膜依次具备基材膜、压敏胶黏层及支撑片形成用膜，且支撑片形成用膜具有至少包含拉伸弹性模量8.0MPa以上的树脂层的多层结构。所述支撑片形成用层叠膜适用于具有支石墓结构的半导体装置的制造工艺，所述半导体装置包括：基板；第一芯片，配置于基板上；多个支撑片，配置于基板上且第一芯片的周围；以及第二芯片，由多个支撑片支撑且配置成覆盖第一芯片。
-
公开(公告)号：CN113632226A
公开(公告)日：2021-11-09
申请号：CN202080020989.6
申请日：2020-04-24
Applicant: 昭和电工材料株式会社
IPC: H01L25/065 , H01L25/07 , H01L25/18
Abstract: 本发明的支撑片形成用层叠膜依次具备基材膜、感压黏合层及支撑片形成用膜，且支撑片形成用膜具有至少包含金属层的多层结构。所述支撑片形成用层叠膜适用于具有支石墓结构的半导体装置的制造工艺，所述半导体装置包括：基板；第一芯片，配置于基板上；多个支撑片，配置于基板上且第一芯片的周围；以及第二芯片，由多个支撑片支撑且配置成覆盖第一芯片。
-
Patent Agency Ranking
公开(公告)号：CN113348533A
公开(公告)日：2021-09-03
申请号：CN201980089111.5
申请日：2019-05-10
Applicant: 昭和电工材料株式会社
IPC: H01L21/301
Abstract: 本公开所涉及的拾取性的评价方法包括：准备作为评价对象的切晶粘晶一体型膜的工序，所述切晶粘晶一体型膜依次具备基材层、压敏胶黏剂层及胶黏剂层；在剥离角度30°的条件下测定压敏胶黏剂层相对于胶黏剂层的胶接力的第一工序；对切晶粘晶一体型膜的胶黏剂层粘贴厚度10～100μm的晶片的工序；将晶片及胶黏剂层单片化成面积为9mm2以下的带有胶黏剂片的芯片的工序；及从基材层侧压入带有胶黏剂片的芯片的中央部，并测定带有胶黏剂片的芯片的边缘从压敏胶黏剂层剥离时的边缘剥离强度的第二测定工序。
-
公开(公告)号：CN113348533B
公开(公告)日：2022-06-03
申请号：CN201980089111.5
申请日：2019-05-10
Applicant: 昭和电工材料株式会社
IPC: H01L21/301
Abstract: 本公开所涉及的拾取性的评价方法包括：准备作为评价对象的切晶粘晶一体型膜的工序，所述切晶粘晶一体型膜依次具备基材层、压敏胶黏剂层及胶黏剂层；在剥离角度30°的条件下测定压敏胶黏剂层相对于胶黏剂层的胶接力的第一工序；对切晶粘晶一体型膜的胶黏剂层粘贴厚度10～100μm的晶片的工序；将晶片及胶黏剂层单片化成面积为9mm2以下的带有胶黏剂片的芯片的工序；及从基材层侧压入带有胶黏剂片的芯片的中央部，并测定带有胶黏剂片的芯片的边缘从压敏胶黏剂层剥离时的边缘剥离强度的第二测定工序。
-
公开(公告)号：CN113632225A
公开(公告)日：2021-11-09
申请号：CN201980094030.4
申请日：2019-04-25
Applicant: 昭和电工材料株式会社
IPC: H01L25/065 , H01L25/07 , H01L25/18
Abstract: 本发明公开了一种支撑片的制造方法，其为在具有支石墓结构的半导体装置的制造工艺中所使用的支撑片的制造方法，所述半导体装置包括：基板；第一芯片，配置于基板上；多个支撑片，配置于基板上且第一芯片的周围；以及第二芯片，由多个支撑片支撑且配置成覆盖第一芯片，所述支撑片的制造方法包括：(A)准备层叠膜的工序，所述层叠膜依次具备基材膜、压敏胶黏层、及具有至少包含金属层的多层结构的支撑片形成用膜；(B)通过将支撑片形成用膜单片化，而在压敏胶黏层的表面上形成多个支撑片的工序；以及(C)从压敏胶黏层拾取支撑片的工序。
-
公开(公告)号：CN113574667A
公开(公告)日：2021-10-29
申请号：CN202080021124.1
申请日：2020-04-24
Applicant: 昭和电工材料株式会社
IPC: H01L25/065 , H01L25/07 , H01L25/18 , H01L21/301
Abstract: 本发明的一个方面是一种半导体装置的支石墓结构的形成中所使用的支撑片的制造方法，其包括：(A)准备层叠膜的工序，所述层叠膜依次具备：基材膜、压敏胶粘层、及由例如热固性树脂层形成的支撑片形成用膜；(B)通过将支撑片形成用膜单片化，而在压敏胶粘层的表面上形成多个支撑片的工序；以及(C)在利用多个针或具有平坦的前端面的部件从基材膜侧上推支撑片的状态下拾取支撑片的工序。
-
公开(公告)号：CN113574666A
公开(公告)日：2021-10-29
申请号：CN202080021028.7
申请日：2020-04-24
Applicant: 昭和电工材料株式会社
IPC: H01L25/065 , H01L25/07 , H01L25/18
Abstract: 本发明的一个方面是一种半导体装置的支石墓结构的形成中所使用的支撑片的制造方法，其包括：(A)准备层叠膜的工序，所述层叠膜依次具备：基材膜、压敏胶粘层、及由例如热固性树脂层形成的支撑片形成用膜；以及(B)通过将支撑片形成用膜单片化，而在压敏胶粘层的表面上形成多个支撑片的工序；(B)工序依次包括：将切口形成至支撑片形成用膜的厚度方向的中途的工序；及通过扩展而将冷却状态的支撑片形成用膜单片化的工序。
-
-
-
-
-
-
-
-
-
Search Results
12
records
(took 0.034 seconds)
