-
公开(公告)号:CN117015844A
公开(公告)日:2023-11-07
申请号:CN202280022568.6
申请日:2022-03-24
Applicant: 株式会社力森诺科
IPC: H01L21/301
Abstract: 半导体装置的制造方法具备:准备第1半导体基板的工序;准备第2半导体基板的工序;研磨第2半导体基板的第2绝缘膜的工序;将第2半导体基板单片化,获取分别具备与第2绝缘膜对应的绝缘膜部分和第2电极的多个半导体芯片的工序;对第1半导体基板的第1电极进行半导体芯片的第2电极的位置对准的工序;相互贴合第1绝缘膜与半导体芯片的绝缘膜部分的工序;及接合第1电极与第2电极的工序。在获取多个半导体芯片的工序中,一边使用在清洗液内导入气体而成的混合清洗流体来清洗第2半导体基板,一边通过切割将第2半导体基板单片化。
-
公开(公告)号:CN116998004A
公开(公告)日:2023-11-03
申请号:CN202280022569.0
申请日:2022-03-23
Applicant: 株式会社力森诺科
IPC: H01L21/768
Abstract: 本发明公开了一种半导体装置的制造方法。该半导体装置的制造方法包括如下工序:提供具备第1半导体基板及第1布线层的第1集成电路元件的工序;提供具备第2半导体基板及第2布线层的第2集成电路元件的工序;将第1集成电路元件的第1绝缘层与第2集成电路元件的第2绝缘层彼此接合的工序;及将第1集成电路元件的第1电极与第2集成电路元件的第2电极彼此接合的工序。第1绝缘层包含无机绝缘材料。在第1布线层中的第1绝缘层的与第1电极的配置部位不同的位置上设置有从与第2绝缘层接合的接合面朝向第1半导体基板凹陷的多个第1开口部,多个第1开口部不连续地包围第1电极。
-
公开(公告)号:CN116982150A
公开(公告)日:2023-10-31
申请号:CN202280020847.9
申请日:2022-03-24
Applicant: 株式会社力森诺科
IPC: H01L21/768
Abstract: 半导体装置的制造方法具备:提供具备第1半导体基板和第1绝缘膜及第1电极的第1集成电路元件的工序;提供具有第2半导体基板和第2绝缘膜及第2电极的第2集成电路元件的工序;将第1绝缘膜和第2绝缘膜相互接合的工序;及将第1电极和第2电极相互接合的工序。第1绝缘膜具有第1无机绝缘层和第1有机绝缘层。第1有机绝缘层在第1集成电路元件中位于与第1半导体基板相反的一侧的第1接合面侧。第2绝缘膜具有第2无机绝缘层和第2有机绝缘层。第2有机绝缘层在第2集成电路元件中位于与第2半导体基板相反的一侧的第2接合面侧。第1有机绝缘层的厚度比第1无机绝缘层薄,第2有机绝缘层的厚度比第2无机绝缘层薄。
-
公开(公告)号:CN119110986A
公开(公告)日:2024-12-10
申请号:CN202380037184.6
申请日:2023-05-23
Applicant: 株式会社力森诺科
IPC: H01L21/60
Abstract: 半导体装置的制造方法包括:准备第1半导体基板的工序;准备第2半导体基板的工序;将第2半导体基板单片化,获取多个半导体芯片的工序;及将第1半导体基板及半导体芯片加热及加压,使第1有机绝缘膜与半导体芯片的绝缘膜部分相互接合,并且使第1电极与第2电极相互接合的工序。在将第1半导体基板及半导体芯片加热之前,第1电极从第1有机绝缘膜的表面突出的第1突出量及第2电极从第2有机绝缘膜或绝缘膜部分的表面突出的第2突出量中的至少一者为相对于式(1)所示的突出量ΔL在130%以内的突出量。在式(1)中,D为有机绝缘膜的膜厚,ΔT为加热温度的温度差,α1为有机绝缘膜的线膨胀系数,α2为电极的线膨胀系数。[数式1]#imgabs0#
-
公开(公告)号:CN119054049A
公开(公告)日:2024-11-29
申请号:CN202280094999.3
申请日:2022-07-01
Applicant: 株式会社力森诺科
IPC: H01L21/301
Abstract: 本发明公开了一种半导体装置的制造方法。该半导体装置的制造方法包括:准备层叠体的工序,该层叠体具备半导体基材、配置于半导体基材的主面的电极及配置于主面且含有具有固化性的树脂材料的有机绝缘膜;使有机绝缘膜固化的工序;沿着切断预定线切断层叠体来获取至少一个集成电路要素的工序;及将获取到的集成电路要素与其他集成电路要素接合的工序。半导体装置的制造方法包括在使有机绝缘膜固化的工序之前去除有机绝缘膜中的与切断预定线对应的切断预定部分的至少一部分的工序。
-
-
-
-