公开(公告)号：CN101593551A

公开(公告)日：2009-12-02

申请号：CN200810181610.0

申请日：2008-11-27

Applicant: 株式会社瑞萨科技

Inventor： 冈山昌太 ,  村井泰光

IPC: G11C11/15 ,  H01L27/22 ,  H01L43/08

CPC classification number: G11C11/1653 ,  G11C11/1659 ,  G11C11/1675 ,  G11C11/1693

Abstract: 提供一种实现高速数据读取并且减少用于激活字线的驱动电路的区域的半导体器件。通过经过具有低阻抗并且在多个点耦合到字线的共用字线的信号发送，有可能高速读取数据。另外，由于提供共用字线为多个存储器块所共用，所以可以提供字线驱动器为存储器块所共用。另外，通过设置用于保持共用字线的活跃状态的与子数字线对应的锁存器电路，有可能经过共用字线在数据写入过程中发送行选择信号并且由此减少金属布线层。

公开(公告)号：CN1892911A

公开(公告)日：2007-01-10

申请号：CN200610100148.8

申请日：2006-06-30

Applicant: 株式会社瑞萨科技

Inventor： 冈山昌太 ,  松原谦

IPC: G11C16/06

CPC classification number: G11C16/3418

Abstract: 半导体存储装置设有：存储器阵列(1)，包含利用阈值电压的不同来存储数据的多个存储单元和利用阈值电压的不同来存储表示对应的存储单元的状态的数据的1个以上的参考单元的；控制电路(11)，根据对应于与作为读出对象的存储单元邻接的存储单元的参考单元所存储的数据来确定读出电压；读出部(50)，利用所确定的读出电压来对作为读出对象的存储单元进行读出；写入部(50)，在对作为写入对象的存储单元进行写入来设置写入状态时，将表示该存储单元是写入状态的数据写入到对应于该存储单元的参考单元上。