公开(公告)号：CN1964020A

公开(公告)日：2007-05-16

申请号：CN200610138292.0

申请日：2006-11-10

Applicant: 株式会社瑞萨科技

Inventor： 本山康博 ,  堀米好巳 ,  中村清吾 ,  名取岩

IPC: H01L21/822 ,  H01L21/66 ,  G01R31/00 ,  G01R31/28 ,  G01R1/073

CPC classification number: G01R1/07314

Abstract: 本发明提供以下技术：利用由半导体集成电路装置的制造技术所形成的具有探针的探测器，对多个芯片一并进行探针检测时，使探针与测试垫可靠接触。以使配线23及与配线23电性连接的配线26或者未与配线23电性连接的配线26A重叠的方式，形成各配线的平面图案，且在探针7A、7B的上部，形成配置有配线23及配线26(或配线26A)两者的平面图案。另外，在薄膜薄板中的各配线层中，以使配线的配置间隔及配置密度均匀的方式形成配线图案。