公开(公告)号：CN1975934A

公开(公告)日：2007-06-06

申请号：CN200610002790.2

申请日：2006-01-28

Applicant: 株式会社瑞萨科技

Inventor： 芹泽充男 ,  山崎枢 ,  山本雅文 ,  加藤和雄

IPC: G11C29/12 ,  G11C29/44 ,  G11C29/18

Abstract: 一种逻辑集成电路包括具有预定逻辑功能的逻辑电路；读/写存储器电路；测试电路，用于测试存储器电路中是否包括失效位；和边界锁存器电路，由多个触发器电路形成，能够使所述逻辑电路与所述存储器电路之间的信号锁存，并且还形成一个移位寄存器。而且，该逻辑集成电路还设置有失效援救信息产生电路，用于在利用测试电路执行测试期间，将测试结果存储到边界锁存器电路，并且根据所存储的测试结果，产生失效援救信息，以救援所述存储器电路的失效。安装在逻辑集成电路上的测试电路能与内置存储器电路的测试并行地产生用于救援失效位的信息，并且还能向外部输出同一信息并援救芯片之内的RAM。

公开(公告)号：CN101290805A

公开(公告)日：2008-10-22

申请号：CN200810091075.X

申请日：2008-04-16

Applicant: 株式会社瑞萨科技

Inventor： 斋藤达也 ,  山崎枢 ,  铃木岩 ,  备后武士 ,  堀江启一

IPC: G11C29/12 ,  G11C29/18

CPC classification number: G11C29/16 ,  G11C29/1201 ,  G11C2029/3602

Abstract: 降低了能够访问外部存储器的电路的测试设计成本。包括内置自测电路，用于响应于对能够连接到存储器接口的外部存储器的访问请求，独立于用于执行存储器控制的存储器控制器，测试外部存储器，以及TAP控制器用于控制内置自测电路并参考测试结果。采用多路复用器来根据通过TAP控制器从外部输入的控制信息可切换地选择存储器控制器或内置自测电路作为用于连接到存储器接口的电路。内置自测电路根据通过TAP控制器输入的指令可编程地生成和输出用于存储器测试的图案，并将从外部存储器读取的数据与预期值进行比较。

公开(公告)号：CN1591696A

公开(公告)日：2005-03-09

申请号：CN200410071611.1

申请日：2004-07-16

Applicant: 株式会社瑞萨科技

Inventor： 山崎枢 ,  高岭美夫

IPC: G11C29/00

CPC classification number: G11C29/20 ,  G11C2029/3602

Abstract: 通过采用自测器扩展了测试功能，并通过添加自测器而减小了电路规模。一种半导体集成电路包括：存储器，包含多个存储体，并可通过规定存储体地址、X地址和Y地址来访问；响应指令测试所述存储器的自测器。自测器具有覆盖多个寻址模式的地址计数器，其中多个寻址模式在更新X地址、Y地址和存储体地址方面是不同的。提供的各种寻址模式扩大了基于BIST的测试功能。