-
公开(公告)号：CN101398695A
公开(公告)日：2009-04-01
申请号：CN200810131370.3
申请日：2008-08-11
Applicant: 株式会社瑞萨科技
Inventor： 森下玄
IPC: G05F1/56
CPC classification number: G05F1/465
Abstract: 本发明提供了一种调节器电路，其可以快速响应于负载电流的变化，并且可以提供充足的驱动电流以便能够生成稳定的内部源电压。该调节器电路包括：前置放大器电路，其检测和放大参考电压和内部源电压之间的差值；箝位电路，其限制前置放大器电路的输出的幅度；主放大器电路，其放大前置放大器电路的幅度受限的输出；以及驱动器电路，其根据主放大器的输出而输出内部源电压。即使内部源电压突然改变，由于箝位电路的作用调节器电路也不会振荡。
-
公开(公告)号：CN1794576B
公开(公告)日：2010-05-26
申请号：CN200510134020.9
申请日：2005-12-20
Applicant: 株式会社瑞萨科技
CPC classification number: H03K3/0315 , H03K17/063
Abstract: 本发明提供即使用低电源电压驱动也可以稳定工作的电流限制型振荡器以及使用该振荡器的电荷泵电路，所述振荡器是设有多个倒相器串联连接的、根据电流限制电平指示信号使输出脉冲延迟的延迟部的电流限制型的振荡器(2)，其中设有限制倒相器与高电位电源间的第1电流的第1晶体管和限制倒相器与低电位电源间的第2电流的第2晶体管；多个倒相器中至少1个以上是与第1晶体管连接而不与第2晶体管连接的第1倒相器，多个倒相器中其它的至少1个以上是不与第1晶体管连接而与第2晶体管连接的第2倒相器。
-
公开(公告)号：CN101266981A
公开(公告)日：2008-09-17
申请号：CN200710185764.2
申请日：2007-12-12
Applicant: 株式会社瑞萨科技
IPC: H01L27/12 , H01L23/522 , G11C11/40
CPC classification number: G11C8/16 , G11C5/063 , G11C7/12 , G11C7/18 , G11C11/405 , G11C11/4094 , G11C11/4097 , G11C2211/4016 , H01L21/84 , H01L27/0207 , H01L27/108 , H01L27/10802 , H01L27/1203 , H01L29/7841
Abstract: 本发明涉及一种半导体存储装置。其中，由第1端口存取晶体管(ATA)和第2端口存取晶体管(ATB)、以及与这些存取晶体管公共结合的存储晶体管(DDST)构成一个存储单元。第1端口存取晶体管与该存储晶体管的第1电极(DNA)结合，第2端口存取晶体管与该存储晶体管的第3电极(DNB)结合。这些第1端口和第2端口存取晶体管分别在第1和第2端口字线选择时处于选择状态，将对应的存储晶体管的对应的第2和第3电极分别与第1和第2端口字线(BL2A、BL2B)结合。能够提供一种存储单元随着制造工艺的微细化而按比例缩小的双端口存储单元。
-
公开(公告)号：CN101038786A
公开(公告)日：2007-09-19
申请号：CN200710088509.6
申请日：2007-03-14
Applicant: 株式会社瑞萨科技
IPC: G11C11/4074
Abstract: 在该半导体集成电路装置中，由于分别在6个存储器模块(M1～M6)用的电源电路部(P1～P6)中设置了负电压发生电路(2)，故对于负电压(VNEG)的变动的响应性变快。此外，在等待模式时利用开关电路(SW2～SW6)连接6个存储器模块(M1～M6)用的负电压供给线(L1～L6)，由于只使6个电源电路部(P1～P6)的负电压发生电路(2)中的1个电源电路部(P1)的负电压发生电路(2)激活，故可防止等待电流的增大。
-
Patent Agency Ranking
公开(公告)号：CN1965404B
公开(公告)日：2010-05-26
申请号：CN200580018332.1
申请日：2005-06-03
Applicant: 株式会社瑞萨科技
IPC: H01L21/8242 , G11C11/405 , H01L27/108
CPC classification number: G11C11/405 , G11C2211/4016 , H01L27/108 , H01L27/10802
Abstract: 本发明的目的在于，获得可用MOS工艺制造的、且可实现稳定动作的半导体存储装置。存储晶体管中设有杂质扩散区、沟道形成区、电荷蓄积节点、栅极氧化膜和栅电极。栅电极连接在栅极线上，杂质扩散区连接在源极线上。存储晶体管通过在电荷蓄积节点中形成蓄积了空穴的状态和未蓄积空穴的状态，分别存储数据″1″和数据″0″。存取晶体管含有杂质扩散区、沟道形成区、栅极氧化膜和栅电极。杂质扩散区与位线连接。
-
公开(公告)号：CN1794576A
公开(公告)日：2006-06-28
申请号：CN200510134020.9
申请日：2005-12-20
Applicant: 株式会社瑞萨科技
CPC classification number: H03K3/0315 , H03K17/063
Abstract: 本发明提供即使用低电源电压驱动也可以稳定工作的电流限制型振荡器以及使用该振荡器的电荷泵电路，所述振荡器是设有多个倒相器串联连接的、根据电流限制电平指示信号使输出脉冲延迟的延迟部的电流限制型的振荡器(2)，其中设有限制倒相器与高电位电源间的第1电流的第1晶体管和限制倒相器与低电位电源间的第2电流的第2晶体管；多个倒相器中至少1个以上是与第1晶体管连接而不与第2晶体管连接的第1倒相器，多个倒相器中其它的至少1个以上是不与第1晶体管连接而与第2晶体管连接的第2倒相器。
-
公开(公告)号：CN101071629A
公开(公告)日：2007-11-14
申请号：CN200710102913.4
申请日：2007-05-11
Applicant: 株式会社瑞萨科技
IPC: G11C11/401 , G11C11/4063 , G11C11/4091 , H01L27/105
CPC classification number: G11C7/14 , G11C7/065 , G11C7/08 , G11C7/1048 , G11C11/405 , G11C11/4091 , G11C11/4099 , G11C2207/002 , G11C2207/005 , G11C2207/2281 , H01L21/84 , H01L27/10802 , H01L27/10844 , H01L27/10897 , H01L27/1203 , H01L29/7841
Abstract: 在“1”数据被存储到存储单元MC内的情况下，如读出工作完成，则位线BL被驱动至“H”电平(控制线驱动电位VBL)，位线/BL被驱动至“L”电平(基准电位)。如校验写工作开始，则充电线CL从“H”电平(电源电位VDD)被驱动至“L”电平(基准电位)。在暂时释放了空穴后的存储节点SN上，借助于来自源极线SL的GIDL电流，开始空穴的再积累，存储节点SN的电位向“H”电平上升(期间α)。如充电线CL从“L”电平被驱动至“H”电平，则存储节点SN的电位进一步上升(期间β)。
-
公开(公告)号：CN1965404A
公开(公告)日：2007-05-16
申请号：CN200580018332.1
申请日：2005-06-03
Applicant: 株式会社瑞萨科技
IPC: H01L21/8242 , G11C11/405 , H01L27/108
CPC classification number: G11C11/405 , G11C2211/4016 , H01L27/108 , H01L27/10802
Abstract: 本发明的目的在于，获得可用MOS工艺制造的、且可实现稳定动作的半导体存储装置。存储晶体管(STr)中设有杂质扩散区(22，24)、沟道形成区(23a)、电荷蓄积节点(23b)、栅极氧化膜(18)和栅电极(19)。栅电极(19)连接在栅极线(GL)上，杂质扩散区(24)连接在源极线(5L)上。存储晶体管(STr)通过在电荷蓄积节点(23b)中形成蓄积了空穴的状态和未蓄积空穴的状态，分别存储数据“1”和数据“0”。存取晶体管(ATr)含有杂质扩散区(20，22)、沟道形成区(21)、栅极氧化膜(16)和栅电极(17)。杂质扩散区(20)与位线(BL)连接。
-
公开(公告)号：CN1925058A
公开(公告)日：2007-03-07
申请号：CN200610151701.0
申请日：2006-08-31
Applicant: 株式会社瑞萨科技
IPC: G11C11/34 , G11C5/14 , G11C11/4063 , G11C11/413 , G11C11/4193 , G05F3/24
CPC classification number: G11C5/147
Abstract: 本发明提供接受由内部电源发生电路生成的内部电源来实现稳定工作并抑制耗电的半导体装置。控制电路(12)、行列解码器(13)及读出放大器(15)用内部降压电压(VddT)驱动。另一方面，耗电大的数据总线(14)用外部电源电压(VddL)驱动。然后电平变换电路(17)接受具有外部电源电压(VddL)的电压电平的地址信号或指令信号，将该电压电平变换成内部降压电压(VddT)，输出到控制电路(12)。另外，电平变换电路(18)从控制电路(12)接受具有内部降压电压(VddT)的电压电平的控制信号，将该电压电平变换成外部电源电压(VddL)，输出到数据总线(14)。
-
-
-
-
-
-
-
-
Search Results
9
records
(took 0.059 seconds)
