公开(公告)号：CN101030556A

公开(公告)日：2007-09-05

申请号：CN200710007231.5

申请日：2007-01-25

Applicant: 株式会社瑞萨科技

Inventor： 谷口泰弘 ,  志波和佳

IPC: H01L21/8234 ,  H01L21/8238 ,  H01L21/8247

CPC classification number: H01L21/823462 ,  H01L27/0629 ,  H01L27/105 ,  H01L27/1052 ,  H01L27/11568 ,  H01L27/11573

Abstract: 本发明提供了一种半导体器件的制造方法，这种制造方法包括：在半导体衬底之上形成栅极绝缘膜、电荷存储膜、绝缘膜、多晶硅膜、氧化硅膜、氮化硅膜和盖层绝缘膜的膜层叠；通过光刻和蚀刻从低击穿电压MISFET形成区和高击穿电压MISFET形成区中清除所述膜层叠；在所述半导体衬底之上形成栅极绝缘膜、多晶硅膜和盖层绝缘膜，在低击穿电压MISFET形成区和高击穿电压MISFET形成区中形成栅电极，然后在存储器单元形成区中形成栅电极。通过这种在不同的步骤中形成第一MISFET和第二MISFET的栅电极的半导体器件的制造技术，本发明能够提供每个具有改进的可靠性的第一MISFET和第二MISFET。