-
公开(公告)号：CN105975698B
公开(公告)日：2019-09-06
申请号：CN201610305224.2
申请日：2016-05-09
Applicant: 浪潮电子信息产业股份有限公司
IPC: G06F17/50
Abstract: 本发明提供了一种差分过孔的布置方法及PCB，方法包括：确定差分过孔的阻抗；根据差分过孔的阻抗，确定差分过孔之间的第一间距和差分过孔的直径；根据第一间距和差分过孔的直径，在PCB上布置差分过孔。根据上述方案，通过确定出差分过孔的阻抗，根据该差分过孔的阻抗来确定差分过孔之间的间距和差分过孔的直径，以根据该间距和直径在PCB上布置差分过孔，从而可以保证布置的差分过孔可以降低差分信号在差分过孔处发生的损耗。
-
公开(公告)号：CN106202824B
公开(公告)日：2019-02-15
申请号：CN201610607012.X
申请日：2016-07-28
Applicant: 浪潮电子信息产业股份有限公司
IPC: G06F17/50
Abstract: 本发明提供了一种PCIE链路中走线阻抗的确定方法，该方法包括：确定PCIE链路中标准走线阻抗和标准连接器阻抗；根据所述标准走线阻抗和所述标准连接器阻抗，获取PCIE信号的至少一种标准传输参数；确定目标连接器阻抗，以及根据所述目标连接器阻抗和所述标准走线阻抗确定至少一种参考走线阻抗；根据每一种参考走线阻抗和所述目标连接器阻抗，分别获取PCIE信号相应的参考传输参数；根据至少一种参考传输参数和所述标准传输参数，以及根据所述至少一种参考走线阻抗，确定最终的走线阻抗。本方案可有效的保证链路中PCIE信号的完整性。
-
公开(公告)号：CN106102311A
公开(公告)日：2016-11-09
申请号：CN201610684988.7
申请日：2016-08-18
Applicant: 浪潮电子信息产业股份有限公司
IPC: H05K1/02
CPC classification number: H05K1/025 , H05K2201/0776
Abstract: 本发明提供了信号传输电路及提升接收端接收到信号的质量的方法，该信号传输电路，包括：用于传输信号的第一信号线和第二信号线、第一匹配电阻、第二匹配电阻、第三匹配电阻、接收端；第一信号线与接收端的第一端子相连；第二信号线与接收端的第二端子相连；第一匹配电阻的第一端与第一信号线相连，第二端接地；第二匹配电阻的第一端与第二信号线相连，第二端接地；第三匹配电阻与接收端的内阻构成的电阻单元的第一端与第一信号线相连，第二端与第二信号线相连；第一匹配电阻、第二匹配电阻以及电阻单元与第一信号线和第二信号线的差分阻抗和共模阻抗相匹配。本发明提供了信号传输电路及提升接收端接收到信号的质量的方法，能够提高信号质量。
-
公开(公告)号：CN105975668A
公开(公告)日：2016-09-28
申请号：CN201610281382.9
申请日：2016-04-29
Applicant: 浪潮电子信息产业股份有限公司
IPC: G06F17/50
Abstract: 本发明提供了一种差分信号线中蛇形绕线的设计方法及装置，该方法包括：确定差分信号线中第一信号线与第二信号线的长度差；根据所述长度差确定对所述第一信号线进行蛇形绕线的绕线数量及绕线高度，其中所述蛇形绕线的总长度等于所述长度差；根据所述绕线数量及绕线高度，确定所述第一信号线上传输信号的第一信号时延；确定所述第二信号线上传输信号的第二信号时延；判断所述第二信号时延与所述第一信号时延的差值是否小于预设的标准值；如果是，根据所述绕线数量及绕线高度对所述第一信号线进行蛇形绕线设计，否则执行所述根据所述长度差确定对所述第一信号线进行蛇形绕线的绕线数量及绕线高度。本方案能够提高差分信号线传输信号的质量。
-
公开(公告)号：CN105975659A
公开(公告)日：2016-09-28
申请号：CN201610269154.X
申请日：2016-04-27
Applicant: 浪潮电子信息产业股份有限公司
IPC: G06F17/50
CPC classification number: G06F17/5009 , G06F17/5072
Abstract: 本发明提供了一种确定走线宽度的方法及一种PCB，该方法包括：预先确定过孔连接处走线的初始宽度，并根据该初始宽度确定相应的至少一个测试方案；通过执行每一个测试方案，获得与每一个测试方案相对应的测试结果，并根据每一个测试结果以确定过孔连接处走线的目标宽度。由于对过孔连接处走线的相关具体情况进行了分析测试，以根据测试结果来确定过孔连接处走线的宽度，故所确定出来的宽度较为适宜，有益于减少过孔传输对所传输信号的影响。因此，本方案能够降低过孔传输对所传输信号的完整性的不良影响。
-
Patent Agency Ranking
公开(公告)号：CN105956251A
公开(公告)日：2016-09-21
申请号：CN201610269352.6
申请日：2016-04-27
Applicant: 浪潮电子信息产业股份有限公司
IPC: G06F17/50
CPC classification number: G06F17/5068 , G06F17/5036
Abstract: 本发明提供了一种I2C总线的设计方法及装置，该方法包括：在印刷电路板PCB上确定用于布置I2C总线上分支节点的第一位置及用于连接所述I2C总线上至少两个接收端的第二位置；确定连接所述第一位置与各个所述第二位置的分支走线，其中每一个所述第二位置对应一条所述分支走线；根据每一条所述分支走线的长度，判断各条所述分支走线上I2C信号的上升时间是否均小于或等于预设的标准上升时间；如果否，执行所述在印刷电路板PCB上确定用于布置I2C总线上分支节点的第一位置及用于连接所述I2C总线上至少两个接收端的第二位置。本方案能够提高I2C总线对I2C信号进行传输的可靠性。
-
公开(公告)号：CN105404754A
公开(公告)日：2016-03-16
申请号：CN201510906473.2
申请日：2015-12-09
Applicant: 浪潮电子信息产业股份有限公司
IPC: G06F17/50
Abstract: 本发明公开了一种基于POWER影响评估SI信号质量的方法，属于信号质量评估领域，要解决的技术问题为如何提高信号评估可信度，采用的技术方案的步骤为：（1）搭建模拟仿真结构，模拟仿真结构包括芯片A、芯片B、Switch VR开关电源电路、Power连接器，芯片一种基于POWER影响评估SI信号质量的方法与芯片B通过高速链路连接，Power Switch VR开关电源电路与Power连接器通过电源平面连接，高速链路与电源平面耦合；（2）对步骤（4）中模拟仿真结构进行仿真；（3）在步骤（4）搭建的模拟仿真结构中Switch VR开关电源电路的输入端串接磁珠，并进行仿真。
-
公开(公告)号：CN105357866A
公开(公告)日：2016-02-24
申请号：CN201510904683.8
申请日：2015-12-09
Applicant: 浪潮电子信息产业股份有限公司
Abstract: 本发明公开了一种减少高速信号串扰的布线方法，属于减少信号串扰的领域，要解决的技术问题为高速信号串扰，采用的技术方案步骤为：（1）在layout布线中，找出不是DP/DN/DP/DN的布线方式；（2）针对不是DP/DN/DP/DN的布线方式，改变出引脚方式或者改变芯片Firmware中线的排布方式，从而得到DP/DN/DP/DN的布线方式。
-
公开(公告)号：CN105205260A
公开(公告)日：2015-12-30
申请号：CN201510610908.9
申请日：2015-09-24
Applicant: 浪潮电子信息产业股份有限公司
IPC: G06F17/50
Abstract: 本发明公开了一种低成本且抗干扰的dual模式叠层设计方法，在dual stripline模式的层叠设计中，当相邻的两层信号层同时布高速信号线时，在PP层同样位置增加同样面积的core来隔离两层信号干扰。本发明可降低研发成本的同时，降低相邻两信号层干扰，提高信号质量。
-
公开(公告)号：CN105975703B
公开(公告)日：2018-11-27
申请号：CN201610309230.5
申请日：2016-05-11
Applicant: 浪潮电子信息产业股份有限公司
IPC: G06F17/50
Abstract: 本发明提供了一种待布置走线的生成方法、装置及PCB，方法包括：预先设置切换阈值；确定待生成的目标走线的走线长度；确定目标走线所需使用的走线阻抗；根据预先设置的切换阈值以及根据走线长度和走线阻抗，生成至少两段对应不同阻抗的目标走线，以保证信号在目标走线的信号传输端向信号接收端传输时阻抗连续性。根据本方案，通过确定待生成的目标走线的走线长度和目标走线所需使用的走线阻抗，并根据预先设置的切换阈值，生成至少两段对应不同阻抗的目标走线，从而可以保证信号在目标走线的信号发送端向信号接收端传输时的阻抗连续性，进而可以降低信号在传输过程中的损耗。
-
-
-
-
-
-
-
-
-
Search Results
51
records
(took 0.066 seconds)
