-
公开(公告)号：CN105975703A
公开(公告)日：2016-09-28
申请号：CN201610309230.5
申请日：2016-05-11
Applicant: 浪潮电子信息产业股份有限公司
IPC: G06F17/50
CPC classification number: G06F17/5009 , G06F17/5072
Abstract: 本发明提供了一种待布置走线的生成方法、装置及PCB，方法包括：预先设置切换阈值；确定待生成的目标走线的走线长度；确定目标走线所需使用的走线阻抗；根据预先设置的切换阈值以及根据走线长度和走线阻抗，生成至少两段对应不同阻抗的目标走线，以保证信号在目标走线的信号传输端向信号接收端传输时阻抗连续性。根据本方案，通过确定待生成的目标走线的走线长度和目标走线所需使用的走线阻抗，并根据预先设置的切换阈值，生成至少两段对应不同阻抗的目标走线，从而可以保证信号在目标走线的信号发送端向信号接收端传输时的阻抗连续性，进而可以降低信号在传输过程中的损耗。
-
公开(公告)号：CN105744731A
公开(公告)日：2016-07-06
申请号：CN201610270663.4
申请日：2016-04-27
Applicant: 浪潮电子信息产业股份有限公司
IPC: H05K1/02
CPC classification number: H05K1/0245 , H05K1/025
Abstract: 本发明提供了一种确定差分过孔位置的方法及一种PCB，该方法包括：首先确定差分过孔的位置设置范围，并根据该位置设置范围，确定相应的至少一个测试方案；通过执行每一个测试方案，获得与每一个测试方案相对应的测试结果，并根据每一个测试结果，以确定差分过孔的位置。由于对差分过孔的相关具体情况进行了分析测试，以根据测试结果来确定差分过孔的位置，故所确定出来的位置较为适宜，有益于减少差分过孔对所传输信号的影响。因此，本方案能够降低差分过孔对所传输信号的信号完整性的不良影响。
-
公开(公告)号：CN105208844A
公开(公告)日：2015-12-30
申请号：CN201510610921.4
申请日：2015-09-24
Applicant: 浪潮电子信息产业股份有限公司
IPC: H05K9/00
Abstract: 本发明公开了一种屏蔽PCB板高速信号干扰的方法，其特征在于：通过在PCB板卡上添加的一道贯通的金属屏蔽墙，来减弱高具有高辐射能量的导线、元器件对高速信号的干扰。本发明针对大而密的服务器主板，在layout设计时，可以避免为了减弱信号之间的干扰而浪费大量的宝贵空间来拉大高速信号与晶振或电源铜面及密集电源via的距离。
-
公开(公告)号：CN105025668A
公开(公告)日：2015-11-04
申请号：CN201510380422.0
申请日：2015-07-02
Applicant: 浪潮电子信息产业股份有限公司
CPC classification number: H05K3/4038 , H05K1/115 , H05K2201/095
Abstract: 本发明公开一种通过添加过孔来实现走线阻抗匹配的方法,涉及服务器主板研发设计领域，通过在主板的密集区域将走线变细，变细走线的阻抗较正常走线的阻抗增大，然后在变细走线上增加过孔，增加变细走线的容性负载，容性负载使得变细走线的阻抗降低，抵消走线变细造成的阻抗增加，实现主板上走线的阻抗匹配，使得主板上的传输信号误认为变细走线是均匀传输线的一部分。本发明很好的解决了PCB主板上的信号layout走线变细时，造成的阻抗不连续的问题，显著提高了主板上信号传输的质量，保证了信号传输的完整性和稳定性。
-
公开(公告)号：CN103077285A
公开(公告)日：2013-05-01
申请号：CN201310017952.X
申请日：2013-01-18
Applicant: 浪潮电子信息产业股份有限公司
IPC: G06F17/50
Abstract: 本发明提供一种增加回路的双孔设计方法，目前电子产品在电路板布线时常常会出现换层现象，可以很容易看出信号发送路径是个连续的路径，而返回路径在换层处就不连续了，为了实现一个闭环路径，返回路径需要绕到其他地方从L1层返回L5层再从L5层返回到L1层，这样就大大增加了返回路径的长度，从而电路的损耗将大大增加，信号质量将严重下降，这将会导致产品运行的稳定性和可靠性，改进设计方法如下：1）将过孔由过去的单孔零件设计成双孔零件；2）在设计线路时每次换层时用双孔零件设计，一个孔为信号换层孔，另一个孔默认属性为回路孔，这样就能保证每个信号换层时都拥有一个完整的反馈回路。
-
Patent Agency Ranking
公开(公告)号：CN101925259A
公开(公告)日：2010-12-22
申请号：CN201010242210.3
申请日：2010-08-02
Applicant: 浪潮电子信息产业股份有限公司
Abstract: 本发明提供一种通过贴片增加PCB线路导体载流量的方法，该方法是在PCB板上受到其他铜箔板线路挤压变窄或中间开有穿孔使原有铜箔板线路载流面积变窄的部位，通过贴覆相同形状面积的铜箔板贴片来增加铜箔板线路的载流面积加大载流量，具体实现步骤如下：(1)在PCB板设计时将铜箔板线路宽度狭窄处或开有零件针脚穿孔处的氧化物清理干净制作成铜箔板线路贴片区；(2)制作铜箔板贴片，取一块铜箔板清除表面氧化膜，然后按照铜箔板线路上设计时预留出的铜箔板线路贴片区的形状裁剪出铜箔板贴片备用；(3)把裁剪好的铜箔板贴片贴在铜箔板线路贴片区位置通过滚锡焊接即可。
-
公开(公告)号：CN104582290A
公开(公告)日：2015-04-29
申请号：CN201510048361.8
申请日：2015-01-30
Applicant: 浪潮电子信息产业股份有限公司
IPC: H05K3/00
CPC classification number: H05K3/0005
Abstract: 本发明公开了一种高速线阻抗连续性的实现方法，其具体实现过程为：选择一个标准阻抗值，根据BGA，即球栅阵列封装区域空间大小，计算出合适的breakout区域走线；针对breakout区域走线，计算出阻抗，以确定合适的铜厚可达到标准阻抗值，通过计算结果，通过增大和减小走线铜厚的方式，在breakout区域走线表面增加覆铜加大信号阻抗，实现阻抗的连续性。该一种高速线阻抗连续性的实现方法与现有技术相比，在有限的空间内，采用增加或减小走线铜厚来达到信号完整性的目的，避免由于阻抗不连续所引起的信号反射，提高信号质量，实用性强，易于推广。
-
公开(公告)号：CN103108486A
公开(公告)日：2013-05-15
申请号：CN201310017965.7
申请日：2013-01-18
Applicant: 浪潮电子信息产业股份有限公司
IPC: H05K1/02
Abstract: 本发明提供一种跨层参考降低损耗的设计方法，降低损耗的具体方法如下：将传输线下方的GND1层铜箔割除挖空，使传输线到参考层厚度从2.7mil增加到8mil，在signal1层将割除的铜箔补上，在保持Z不变的基础上将线宽增加到12mil，线宽从原来的4mil增加到12mil，线宽增加了3倍，再根据传导损耗公式= 计算，W增大了3倍，传导损耗就降低了3倍。
-
公开(公告)号：CN105975703B
公开(公告)日：2018-11-27
申请号：CN201610309230.5
申请日：2016-05-11
Applicant: 浪潮电子信息产业股份有限公司
IPC: G06F17/50
Abstract: 本发明提供了一种待布置走线的生成方法、装置及PCB，方法包括：预先设置切换阈值；确定待生成的目标走线的走线长度；确定目标走线所需使用的走线阻抗；根据预先设置的切换阈值以及根据走线长度和走线阻抗，生成至少两段对应不同阻抗的目标走线，以保证信号在目标走线的信号传输端向信号接收端传输时阻抗连续性。根据本方案，通过确定待生成的目标走线的走线长度和目标走线所需使用的走线阻抗，并根据预先设置的切换阈值，生成至少两段对应不同阻抗的目标走线，从而可以保证信号在目标走线的信号发送端向信号接收端传输时的阻抗连续性，进而可以降低信号在传输过程中的损耗。
-
公开(公告)号：CN105045985A
公开(公告)日：2015-11-11
申请号：CN201510396478.5
申请日：2015-07-08
Applicant: 浪潮电子信息产业股份有限公司
IPC: G06F17/50
Abstract: 本发明提供一种实现走线阻抗匹配的设计方法，涉及服务器主板研发设计领域。本发明在PCB设计时，在板卡密集区域计算走线变细后的适合线宽；采用polar软件仿真分析计算得到在阻抗不变的情况下，变细的线宽所需参考的pp厚度大小，将该厚度加入设计中；在节省研发成本的同时满足了信号完整性问题。
-
-
-
-
-
-
-
-
-
Search Results
46
records
(took 0.048 seconds)
