公开(公告)号：CN103681862A

公开(公告)日：2014-03-26

申请号：CN201310409729.X

申请日：2013-09-10

Applicant: 瑞萨电子株式会社

Inventor： 张明 ,  吉久康树

IPC: H01L29/78 ,  H01L29/06 ,  H01L21/336

CPC classification number: H01L21/76237 ,  H01L21/26586 ,  H01L21/761 ,  H01L29/0653 ,  H01L29/0696 ,  H01L29/0878 ,  H01L29/1083 ,  H01L29/42368 ,  H01L29/66477 ,  H01L29/66681 ,  H01L29/78 ,  H01L29/7816 ,  H01L29/7835

Abstract: 提供一种实现导通电阻减小和击穿电压增大并抑制短路的半导体器件及其制造方法。半导体器件在其具有主表面的半导体衬底中具有p-型外延区、n-型外延区、n型偏移区以及与其构成pn结的p型体区；且还具有在p-型和n-型外延区之间的p+型掩埋区、从主表面延伸至p+型掩埋区的隔离沟槽，以及形成在隔离沟槽的侧壁的至少一部分上的沟槽侧壁n型区。沟槽侧壁n型区中的n型杂质浓度高于n-型外延区。沟槽侧壁n型区沿侧壁延伸以到达p+型掩埋区。

公开(公告)号：CN103681862B

公开(公告)日：2018-02-13

申请号：CN201310409729.X

申请日：2013-09-10

Applicant: 瑞萨电子株式会社

Inventor： 张明 ,  吉久康树

IPC: H01L29/78 ,  H01L29/06 ,  H01L21/336

CPC classification number: H01L21/76237 ,  H01L21/26586 ,  H01L21/761 ,  H01L29/0653 ,  H01L29/0696 ,  H01L29/0878 ,  H01L29/1083 ,  H01L29/42368 ,  H01L29/66477 ,  H01L29/66681 ,  H01L29/78 ,  H01L29/7816 ,  H01L29/7835

Abstract: 提供一种实现导通电阻减小和击穿电压增大并抑制短路的半导体器件及其制造方法。半导体器件在其具有主表面的半导体衬底中具有p‑型外延区、n‑型外延区、n型偏移区以及与其构成pn结的p型体区；且还具有在p‑型和n‑型外延区之间的p+型掩埋区、从主表面延伸至p+型掩埋区的隔离沟槽，以及形成在隔离沟槽的侧壁的至少一部分上的沟槽侧壁n型区。沟槽侧壁n型区中的n型杂质浓度高于n‑型外延区。沟槽侧壁n型区沿侧壁延伸以到达p+型掩埋区。

公开(公告)号：CN102544008B

公开(公告)日：2016-07-06

申请号：CN201110408212.X

申请日：2011-12-06

Applicant: 瑞萨电子株式会社

Inventor： 吉久康树 ,  新田哲也

IPC: H01L27/088

CPC classification number: H01L27/088 ,  H01L21/823481 ,  H01L27/0248

Abstract: 本发明提供一种半导体器件，其抑制电子从输出晶体管的形成区域向其它元件的形成区域的移动的效果高、并能够抑制元件的错误动作。具备半导体衬底(SUB)、一对注入源元件(DR)、有源势垒结构(AB)以及p型接地区域(PGD)。半导体衬底(SUB)具有主表面且在内部具有p型区域。一对注入源元件(DR)形成在p型区域上且形成在主表面上。有源势垒结构(AB)配置在主表面上被一对注入源元件(DR)夹持的区域上。p型接地区域(PGD)是如下的区域：形成在避开主表面上被一对注入源元件(DR)夹持的区域而与一对注入源元件(DR)和有源势垒结构(AB)相比更靠近主表面的端部侧，并且与p型区域电连接，能够施加接地电位。p型接地区域(PGD)在与一对注入源元件(DR)所夹持的区域相邻的区域上断开。

公开(公告)号：CN102544008A

公开(公告)日：2012-07-04

申请号：CN201110408212.X

申请日：2011-12-06

Applicant: 瑞萨电子株式会社

Inventor： 吉久康树 ,  新田哲也

IPC: H01L27/088

CPC classification number: H01L27/088 ,  H01L21/823481 ,  H01L27/0248

Abstract: 本发明提供一种半导体器件，其抑制电子从输出晶体管的形成区域向其它元件的形成区域的移动的效果高、并能够抑制元件的错误动作。具备半导体衬底(SUB)、一对注入源元件(DR)、有源势垒结构(AB)以及p型接地区域(PGD)。半导体衬底(SUB)具有主表面且在内部具有p型区域。一对注入源元件(DR)形成在p型区域上且形成在主表面上。有源势垒结构(AB)配置在主表面上被一对注入源元件(DR)夹持的区域上。p型接地区域(PGD)是如下的区域：形成在避开主表面上被一对注入源元件(DR)夹持的区域而与一对注入源元件(DR)和有源势垒结构(AB)相比更靠近主表面的端部侧，并且与p型区域电连接，能够施加接地电位。p型接地区域(PGD)在与一对注入源元件(DR)所夹持的区域相邻的区域上断开。