-
公开(公告)号：CN102104379A
公开(公告)日：2011-06-22
申请号：CN201010593793.4
申请日：2010-12-15
Applicant: 瑞萨电子株式会社
CPC classification number: H03L7/113 , H03L7/099 , H03L7/103 , H03L2207/06 , H03L2207/50
Abstract: 本发明涉及ADPLL电路、半导体器件和便携信息设备。本发明在ADPLL环境或者与ADPLL环境接近的环境之下提供ABS精确度提高手段并且实现ABS处理时间缩短。在ABS电路中的数字频率比较器中预备用于存储在从DPFD输出的DPE信号中的初始相位差的DFF。紧接在开始ABS操作之后，向DFF中记录从DPFD输出的DPE信号作为表达DPFD的内部电路中的初始相位差的信号。此后，数字频率比较器通过使用通过从输入的DPE信号减去DFF中记录的初始相位误差而获得的信号来进行ABS，由此实现高速和稳定的ABS操作。
-
公开(公告)号：CN102104379B
公开(公告)日：2016-03-23
申请号：CN201010593793.4
申请日：2010-12-15
Applicant: 瑞萨电子株式会社
CPC classification number: H03L7/113 , H03L7/099 , H03L7/103 , H03L2207/06 , H03L2207/50
Abstract: 本发明涉及ADPLL电路、半导体器件和便携信息设备。本发明在ADPLL环境或者与ADPLL环境接近的环境之下提供ABS精确度提高手段并且实现ABS处理时间缩短。在ABS电路中的数字频率比较器中预备用于存储在从DPFD输出的DPE信号中的初始相位差的DFF。紧接在开始ABS操作之后，向DFF中记录从DPFD输出的DPE信号作为表达DPFD的内部电路中的初始相位差的信号。此后，数字频率比较器通过使用通过从输入的DPE信号减去DFF中记录的初始相位误差而获得的信号来进行ABS，由此实现高速和稳定的ABS操作。
-
公开(公告)号：CN101958710B
公开(公告)日：2014-09-24
申请号：CN201010229052.8
申请日：2010-07-12
Applicant: 瑞萨电子株式会社
CPC classification number: H03L7/085 , H03L7/0802 , H03L7/1077 , H03L7/18 , H03L2207/50
Abstract: 本发明提供一种同时满足低功率消耗和小型化的PLL电路。该PLL电路的相位比较器包括计数器和时间到数字转换器。计数器接收参考时钟信号和通过对数控振荡器的输出进行分频来获得的低频时钟信号以及高频时钟信号。计数器通过对高频时钟信号的时钟数目进行计数来检测参考时钟信号与低频时钟信号之间的相位差。时间到数字转换器接收参考时钟信号和低频时钟信号。时间到数字转换器在计数器的输出达到预定范围之后对参考时钟信号与低频时钟信号之间的相位差进行精确度达到比高频时钟信号的周期更短的时间段的检测。
-
公开(公告)号：CN101958710A
公开(公告)日：2011-01-26
申请号：CN201010229052.8
申请日：2010-07-12
Applicant: 瑞萨电子株式会社
CPC classification number: H03L7/085 , H03L7/0802 , H03L7/1077 , H03L7/18 , H03L2207/50
Abstract: 本发明提供一种同时满足低功率消耗和小型化的PLL电路。该PLL电路的相位比较器包括计数器和时间到数字转换器。计数器接收参考时钟信号和通过对数控振荡器的输出进行分频来获得的低频时钟信号以及高频时钟信号。计数器通过对高频时钟信号的时钟数目进行计数来检测参考时钟信号与低频时钟信号之间的相位差。时间到数字转换器接收参考时钟信号和低频时钟信号。时间到数字转换器在计数器的输出达到预定范围之后对参考时钟信号与低频时钟信号之间的相位差进行精确度达到比高频时钟信号的周期更短的时间段的检测。
-
-
-
Search Results
4
records
(took 0.028 seconds)
