公开(公告)号：KR101275713B1

公开(公告)日：2013-06-17

申请号：KR1020110105115

申请日：2011-10-14

Applicant: 경희대학교 산학협력단

Inventor： 장진 ,  강동한

IPC: H01L29/786 ,  G09G3/20

Abstract: 본 발명은 산화물 반도체 인버터에 관한 것으로, 채널 길이 L1을 가지는 부하 박막 트랜지스터(load TFT)의 소스 전극에 채널 길이 L2 의 구동 박막 트랜지스터의 드레인 전극이 직렬로 연결되고, 상기 부하 박막 트랜지스터의 게이트 전극과 소스 전극이 전기적으로 연결된 디플리션 부하(depletion load) 구조의 산화물 반도체 인버터를 제공한다. 이에 따르면, 공정 및 구조의 추가 없이 디플리션 부하(depletion load) 구조를 형성하여 CMOS와 같은 고이득(high gain)을 구현할 수 있는 산화물 반도체 인버터를 제공할 수 있게 된다.

公开(公告)号：KR101040984B1

公开(公告)日：2011-06-16

申请号：KR1020080088855

申请日：2008-09-09

Applicant: 경희대학교 산학협력단

Inventor： 장진 ,  오재환 ,  강동한 ,  천준혁

IPC: H01L21/8247

CPC classification number: H01L21/02672 ,  H01L21/02532 ,  H01L27/1277

Abstract: 본 발명은 박막트랜지스터를 형성하는 비정질 물질의 결정화 방법에 관한 것으로, 본 발명의 특징은 기판상에 비정질 실리콘 막을 형성하고, 상기 비정질 실리콘 막의 상부에 Ni 금속층을 증착시키며, 상기 금속층의 상부에 실리콘 산화막을 형성한 후 열처리를 통하여 비정질 물질을 상변화시키되, 상기 Ni의 평균 증착두께는 0.79Å 이하로 증착하여 형성하는 것을 특징으로 한다.
금속유도결정화, 금속유도측면결정화, 박막트랜지스터

公开(公告)号：KR1020090114919A

公开(公告)日：2009-11-04

申请号：KR1020080040800

申请日：2008-04-30

Applicant: 경희대학교 산학협력단

Inventor： 장진 ,  오재환 ,  강동한

IPC: H01L29/78 ,  H01L21/336

CPC classification number: H01L29/66765 ,  H01L29/42384

Abstract: PURPOSE: A method of manufacturing inverse staggered poly-Si TFT with center off-set is provided to prevent leakage current by forming the offset region in the center of active layer channel. CONSTITUTION: The buffer layer(20) is formed on the substrate(10). The gate electrode(30) of the center offset structure is formed on the buffer layer. The gate insulating layer(40) is formed on the gate electrode. The active layer(50) is formed on the gate insulating layer. The n+ amorphous silicon Ohmic contact layer(60) is evaporated on the active layer. The source / drain electrode is formed on the n+ amorphous silicon Ohmic contact layer.

Abstract translation: 目的：提供一种制造具有中心偏移的反交错多晶硅TFT的方法，以通过在有源层通道的中心形成偏移区域来防止漏电流。 构成：缓冲层（20）形成在基板（10）上。 中心偏移结构的栅电极（30）形成在缓冲层上。 栅极绝缘层（40）形成在栅电极上。 有源层（50）形成在栅极绝缘层上。 在活性层上蒸发n +非晶硅欧姆接触层（60）。 源/漏电极形成在n +非晶硅欧姆接触层上。

公开(公告)号：KR101420967B1

公开(公告)日：2014-07-17

申请号：KR1020130009106

申请日：2013-01-28

Applicant: 경희대학교 산학협력단

Inventor： 장진 ,  강동한 ,  한지웅

IPC: H01L27/02 ,  H01L29/786

CPC classification number: H01L27/1225 ,  H01L27/0883 ,  H01L29/78645

Abstract: An inverter used for a driver circuit of a display element and a manufacturing method thereof are disclosed. The disclosed inverter includes a driving transistor and a rod transistor connected to the driving transistor in series. The driving transistor includes one first gate electrode. The rod transistor includes two or more second gate electrodes arranged in a row.

Abstract translation: 公开了一种用于显示元件的驱动电路的逆变器及其制造方法。 所公开的逆变器包括串联连接到驱动晶体管的驱动晶体管和棒晶体管。 驱动晶体管包括一个第一栅电极。 棒状晶体管包括排列成一排的两个以上的第二栅电极。

公开(公告)号：KR101373964B1

公开(公告)日：2014-03-13

申请号：KR1020120087914

申请日：2012-08-10

Applicant: 경희대학교 산학협력단

Inventor： 장진 ,  말로티마티브웬가 ,  강동한

IPC: H01L29/786 ,  H01L51/50

Abstract: 디스플레이 소자의 구동회로에 사용되는 인버터 및 이에 포함되는 로드 트랜지스터가 개시된다. 개시된 기판; 상기 기판 위에 위치하는 게이트 전극; 상기 게이트 전극 위에 위치하는 소스 전극/드레인 전극; 및 상기 소스 전극/드레인 전극 위에 위치하는 플로팅 전극;을 포함하되, 상기 게이트 전극과 상기 플로팅 전극은 동일 축 상에 위치한다.

公开(公告)号：KR101308809B1

公开(公告)日：2013-09-13

申请号：KR1020120006730

申请日：2012-01-20

Applicant: 경희대학교 산학협력단

Inventor： 장진 ,  말로리마티브웬가 ,  강동한

IPC: H01L29/786 ,  H01L21/336

CPC classification number: H01L27/1296 ,  H01L29/66969 ,  H01L29/7869

Abstract: 본 발명은 산화물 반도체 박막 트랜지스터 제조방법 및 이를 이용한 능동구동 디스플레이 장치, 능동구동 센서장치에 관한 것으로, 본 발명에 따른 산화물 반도체 박막 트랜지스터의 제조 방법은, 기판상에 게이트 층을 증착 및 패터닝 하여 게이트 전극을 형성하는 제1 단계; 상기 게이트 전극 상에 게이트 절연막, 산화물 반도체와 에치 스토퍼를 순차적으로 증착하는 제2 단계; 상기 산화물 반도체를 패터닝하는 제3 단계; 상기 패터닝된 산화물 반도체 상에 소스 전극 및 드레인 전극을 형성하는 제4 단계; 상기 소스 전극 및 상기 드레인 전극 상에 보호층을 증착하고, 상기 보호층에 컨택 홀을 형성하는 제5 단계;를 포함하되, 상기 산화물 반도체의 두께가 4nm 이하로 형성된다.

公开(公告)号：KR1020140021790A

公开(公告)日：2014-02-20

申请号：KR1020120087914

申请日：2012-08-10

Applicant: 경희대학교 산학협력단

Inventor： 장진 ,  말로티마티브웬가 ,  강동한

IPC: H01L29/786 ,  H01L51/50

CPC classification number: H01L21/56 ,  H01L31/022466 ,  H01L31/022475 ,  H01L51/5203

Abstract: Disclosed are an inverter used for the driving circuit of a display device and a load transistor having the same. The inverter includes a substrate; a gate electrode located on the substrate; a source electrode/drain electrode located on the gate electrode; a floating electrode located on the source electrode/drain electrode. The gate electrode and the floating electrode are located on the same axis. [Reference numerals] (AA) Start; (BB) End; (S502) Form a gate electrode on the substrate; (S504) Sequentially form a gate insulating film and an oxide semiconductor layer on the gate electrode; (S506) Form an etch stopper on the top of the oxide semiconductor layer; (S508) Form a drain electrode in which the shape is a ring shape in a floor plan of at least one part on the etch stopper or in a shape in which one part is removed; (S510) Form a protective layer on the drain electrode; (S512) Form a contact hole penetrated through the protective layer in the inside of a ring shape on the floor plan or having a shape in which one part is removed in a ring shape; (S514) Form a source electrode inside the protective layer through the contact hole; (S516) Form a connection electrode inside the remaining part of the contact hole and on the protective layer

Abstract translation: 公开了一种用于显示装置的驱动电路的逆变器和具有该反相器的负载晶体管。 逆变器包括基板; 位于所述基板上的栅电极; 位于栅电极上的源电极/漏电极; 位于源电极/漏电极上的浮置电极。 栅电极和浮动电极位于同一轴线上。 （附图标记）（AA）开始; （BB）结束; （S502）在基板上形成栅极电极; （S504）在栅电极上依次形成栅极绝缘膜和氧化物半导体层; （S506）在氧化物半导体层的顶部形成蚀刻停止层; （S508）形成在蚀刻停止体上的至少一部分的平面图中的形状为环状的漏极电极或其中一部分被去除的形状; （S510）在漏电极上形成保护层; （S512）在地板平面上形成穿过环形内侧的保护层的接触孔或者以环状去除一部分的形状; （S514）通过接触孔在保护层内形成源电极; （S516）在接触孔的剩余部分和保护层之间形成连接电极

公开(公告)号：KR1020130040387A

公开(公告)日：2013-04-24

申请号：KR1020110105115

申请日：2011-10-14

Applicant: 경희대학교 산학협력단

Inventor： 장진 ,  강동한

IPC: H01L29/786 ,  G09G3/20

CPC classification number: H01L27/1222 ,  G09G3/20 ,  H01L27/0883 ,  H01L27/1225

Abstract: PURPOSE: An oxide semiconductor inverter and a display driving apparatus using the same are provided to form a depletion load by controlling the channel length of a load thin film transistor, and to secure high gain. CONSTITUTION: A load thin film transistor is serially connected to a driving thin film transistor. The channel length of the load thin film transistor is smaller than that of the driving thin film transistor. The channel length of the load thin film transistor is in the range of 0.1 to 3 Mm. The channel length L2 of the driving thin film transistor is 3 Mm or greater. The load thin film transistor and the driving thin film transistor are made of the same material.

Abstract translation: 目的：通过控制负载薄膜晶体管的沟道长度并且确保高增益，提供氧化物半导体逆变器和使用其的显示驱动装置以形成耗尽负载。 构成：负载薄膜晶体管串联连接到驱动薄膜晶体管。 负载薄膜晶体管的沟道长度小于驱动薄膜晶体管的沟道长度。 负载薄膜晶体管的沟道长度在0.1〜3μm的范围内。 驱动薄膜晶体管的沟道长度L2为3μm以上。 负载薄膜晶体管和驱动薄膜晶体管由相同的材料制成。

公开(公告)号：KR1020130040386A

公开(公告)日：2013-04-24

申请号：KR1020110105114

申请日：2011-10-14

Applicant: 경희대학교 산학협력단

Inventor： 장진 ,  강동한

IPC: H01L29/786 ,  H01L21/336 ,  G02F1/136

CPC classification number: H01L29/78621 ,  H01L27/1225 ,  H01L29/66742 ,  H01L29/7869

Abstract: PURPOSE: A method for fabricating an oxide semiconductor thin film transistor and a display device having the oxide semiconductor thin film transistor prepared by the method, a sensor device prepared by the method are provided to reduce the number of a mask by forming a gate, a source, and drain electrode at the same time in a deposition and patterning process. CONSTITUTION: An oxide semiconductor and a gate insulation layer are successively deposited on a substrate(S1). The gate insulation layer is patterned(S2). The oxide semiconductor is patterned(S3). A gate electrode, a source electrode, and a drain electrode are formed on the gate insulation layer and the oxide semiconductor(S4). [Reference numerals] (AA) Start; (BB) End; (S1) Successively depositing an oxide semiconductor and a gate insulation layer on a substrate; (S3) Patterning the gate insulation layer; (S5) Patterning the oxide semiconductor; (S7) Forming a gate electrode, a source electrode, and a drain electrode;

Abstract translation: 目的：制造氧化物半导体薄膜晶体管的方法和具有通过该方法制备的氧化物半导体薄膜晶体管的显示装置，提供通过该方法制备的传感器装置，以通过形成栅极来减少掩模的数量， 源极和漏极电极在沉积和图案化工艺中同时进行。 构成：在衬底上依次沉积氧化物半导体和栅极绝缘层（S1）。 栅极绝缘层被图案化（S2）。 图案化氧化物半导体（S3）。 在栅极绝缘层和氧化物半导体上形成栅电极，源电极和漏电极（S4）。 （附图标记）（AA）开始; （BB）结束; （S1）在衬底上依次沉积氧化物半导体和栅极绝缘层; （S3）栅极绝缘层图案化; （S5）对氧化物半导体进行图案化; （S7）形成栅电极，源电极和漏电极;

公开(公告)号：KR1020120070709A

公开(公告)日：2012-07-02

申请号：KR1020100132137

申请日：2010-12-22

Applicant: 경희대학교 산학협력단

Inventor： 장진 ,  강동한 ,  석만주

IPC: H01L29/786

CPC classification number: H01L27/1214 ,  H01L27/1225 ,  H01L29/78648 ,  H01L29/7869

Abstract: PURPOSE: An oxide semiconductor inverter using the depletion mode of a dual gate TFT(Thin Film Transistor) is provided to obtain high gains by forming a depletion load structure without the addition of a process and the structure by using a threshold voltage shift. CONSTITUTION: A gate electrode(21) is formed on a substrate(20). A gate insulating layer(22) is formed on the gate electrode. An active layer(23) is formed on the gate insulating layer. An etch stopper(24) is formed on the upper center of the active layer. A source electrode(25) and a drain electrode(26) are formed to be spaced on the active layer.

Abstract translation: 目的：提供一种使用双栅极TFT（薄膜晶体管）的耗尽模式的氧化物半导体逆变器，通过在不添加工艺的情况下形成耗尽负载结构并通过使用阈值电压偏移来获得高结构。 构成：在基板（20）上形成栅电极（21）。 栅极绝缘层（22）形成在栅电极上。 在栅极绝缘层上形成有源层（23）。 在活性层的上部中心形成有蚀刻停止层（24）。 源电极（25）和漏电极（26）形成为在有源层上间隔开。