-
公开(公告)号：KR1020120074760A
公开(公告)日：2012-07-06
申请号：KR1020100136696
申请日：2010-12-28
Applicant: 경희대학교 산학협력단
IPC: H01L29/786 , G02F1/136
CPC classification number: H01L29/7869 , H01L21/02282 , H01L21/208 , H01L29/4908
Abstract: PURPOSE: An oxide thin film transistor and a manufacturing method thereof including an aluminum oxide gate insulating film are provided to perform well with low annealing temperature by forming an aluminum oxide gate insulating film and a ZTO(Zinc Tin Oxide) active layer through a solution process. CONSTITUTION: A gate electrode is formed on a substrate. An aluminum oxide gate insulating film is formed on the gate electrode. The aluminum oxide gate insulating film is annealed over 100°C and 300°C or less. A ZTO active layer is formed on the gate insulating film by a spin coating or an inkjet printing. A source electrode and a drain electrode are formed on the active layer.
Abstract translation: 目的：提供一种氧化物薄膜晶体管及其制造方法，其包括氧化铝栅极绝缘膜，以通过溶液工艺形成氧化铝栅极绝缘膜和ZTO（锌锡氧化物）活性层，以低退火温度良好地进行 。 构成：在基板上形成栅电极。 在栅电极上形成氧化铝栅极绝缘膜。 氧化铝栅极绝缘膜在100℃和300℃以下退火。 通过旋转涂布或喷墨印刷在栅极绝缘膜上形成ZTO有源层。 源电极和漏电极形成在有源层上。
-
公开(公告)号：KR1020150108168A
公开(公告)日：2015-09-25
申请号：KR1020140031015
申请日：2014-03-17
Applicant: 경희대학교 산학협력단
IPC: H01L29/786 , H01L21/335 , H01L21/20
CPC classification number: H01L29/7869 , H01L29/78672
Abstract: 본 발명은, 갈륨 농도 비율에 따른 용액공정으로 간편하게 제조할 수 있는 갈륨을 포함하는 p형 비정질 산화물 반도체, 및 이의 제조방법에 관한 것으로서, 보다 상세히는, CuS, 및 SnO, ITO, IZTO 및 IZO에서 선택되어지는 1종 이상의 결합에 Ga이 추가적으로 결합되어 있는 p형 산화물 반도체 및 이의 제조방법이다. 본 발명의 p형 산화물 반도체는, 용액공정에 의해 용이하게 제조할 수 있어 저온·저비용 제조가 가능할 뿐 아니라, 갈륨의 농도 비율에 따라 결정 또는 비정질 상태의 박막을 얻을 수 있으며, 높은 이동도의 고성능 박막 트랜지스터를 구현할 수 있다.
Abstract translation: 本发明涉及包含镓的p型非晶氧化物半导体及其制造方法，其能够通过镓浓度比的溶液处理简单地制造包括镓的p型非晶氧化物半导体。 更具体地，本发明涉及另外组合Ga与选自Cus，SnO，ITO，IZTO和IZO中的一种或多种键的p型氧化物半导体及其制造方法。 根据本发明的p型氧化物半导体通过溶液法容易地制造p型氧化物半导体，通过镓浓度比获得结晶或非晶薄膜，实现了低温低成本的制造工艺，并实现了 具有高性能和高移动性的薄膜晶体管。
-
-
公开(公告)号：KR101217585B1
公开(公告)日：2013-01-21
申请号：KR1020100125404
申请日：2010-12-09
Applicant: 경희대학교 산학협력단
IPC: H01L29/786 , G02F1/136
Abstract: 본 발명은 아연 주석 산화물 박막 트랜지스터(Zinc Tin Oxide, ZTO) 및 그 제조방법에 관한 것으로, 게이트 전극, 활성층, 소스 및 드레인 전극이 형성된 산화물 박막 트랜지스터에 있어서, 상기 활성층은 Cl(염소)가 도핑된 아연 주석 산화물(Zinc Tin Oxide, ZTO)인 것을 특징으로 한다.
상기와 같은 구성에 의하면, 본 발명은 ZTO에 염소(Cl)를 도핑한 활성층을 프린팅 방식을 이용하여 활성층을 형성하였으므로 문턱 전압의 이동이 상대적으로 작아서 진공 증착에 의해 제작된 산화물 반도체 박막 트랜지스터와 비교할 만큼 매우 안정적이다.-
Patent Agency Ranking
公开(公告)号：KR101216642B1
公开(公告)日：2012-12-31
申请号：KR1020100136696
申请日：2010-12-28
Applicant: 경희대학교 산학협력단
IPC: H01L29/786 , G02F1/136
Abstract: 본발명에서는알루미늄산화물게이트절연막이형성된산화물박막트랜지스터및 그제조방법이제공된다. 본발명의알루미늄산화물게이트절연막이형성된산화물박막트랜지스터는게이트전극, 게이트절연막, 활성층, 소스및 드레인전극을포함하는산화물박막트랜지스터에있어서, 상기게이트절연막은알루미늄산화물(AlOx)이고, 상기활성층은아연주석산화물(Zinc Tin Oxide, ZTO)인것을특징으로한다. 상기와같은구성에의하면, 본발명은용액공정에의해알루미늄산화물의게이트절연막과 ZTO 활성층을구성하였으므로낮은어닐링온도로도훌륭한성능을발휘할수 있고동시에높은전계효과이동도를얻을수 있어고성능의박막트랜지스터를구현할수 있다.
-
公开(公告)号：KR102100290B1
公开(公告)日：2020-05-27
申请号：KR1020120089140
申请日：2012-08-14
Applicant: 삼성디스플레이 주식회사 , 경희대학교 산학협력단
IPC: H01L29/786 , H01L21/336
-
公开(公告)号：KR101596569B1
公开(公告)日：2016-02-23
申请号：KR1020140031015
申请日：2014-03-17
Applicant: 경희대학교 산학협력단
IPC: H01L29/786 , H01L21/335 , H01L21/20
Abstract: 본발명은, 갈륨농도비율에따른용액공정으로간편하게제조할수 있는갈륨을포함하는 p형비정질산화물반도체, 및이의제조방법에관한것으로서, 보다상세히는, CuS, 및 SnO, ITO, IZTO 및 IZO에서선택되어지는 1종이상의결합에 Ga이추가적으로결합되어있는 p형산화물반도체및 이의제조방법이다. 본발명의 p형산화물반도체는, 용액공정에의해용이하게제조할수 있어저온·저비용제조가가능할뿐 아니라, 갈륨의농도비율에따라결정또는비정질상태의박막을얻을수 있으며, 높은이동도의고성능박막트랜지스터를구현할수 있다.
-
公开(公告)号：KR1020140022684A
公开(公告)日：2014-02-25
申请号：KR1020120089140
申请日：2012-08-14
Applicant: 삼성디스플레이 주식회사 , 경희대학교 산학협력단
IPC: H01L29/786 , H01L21/336
CPC classification number: H01L29/24 , H01L29/4908 , H01L29/7869 , H01L21/02178 , H01L29/51
Abstract: The present invention relates to a thin film transistor, a method of manufacturing the same, and a display device including the same. The thin film transistor includes a gate electrode, semiconductor overlapped with the gate electrode, a source electrode electrically connected to the semiconductor, a source and a drain electrode electrically connected to the semiconductor, and a stack gate insulating layer including an aluminum oxide layer and located between the gate electrode and the semiconductor.
Abstract translation: 薄膜晶体管及其制造方法技术领域本发明涉及薄膜晶体管及其制造方法以及包括该薄膜晶体管的显示装置。 薄膜晶体管包括栅电极，与栅电极重叠的半导体，与半导体电连接的源极，与半导体电连接的源极和漏极，以及包括氧化铝层的堆叠栅极绝缘层， 在栅电极和半导体之间。
-
公开(公告)号：KR1020120064256A
公开(公告)日：2012-06-19
申请号：KR1020100125404
申请日：2010-12-09
Applicant: 경희대학교 산학협력단
IPC: H01L29/786 , G02F1/136
CPC classification number: H01L29/7869 , H01L29/26 , H01L29/66742
Abstract: PURPOSE: A zinc tin oxide thin film transistor doped with chlorine and a manufacturing method thereof are provided to reduce the movement of a threshold voltage by forming an active layer doped with a halogen group element in a printing method. CONSTITUTION: A gate electrode is formed on a substrate. A gate insulating layer is formed on the gate electrode. An active layer of a zinc tin oxide doped with chlorine is formed on the gate insulating layer. A source electrode and a drain electrode are formed on the active layer. The active layer is formed by a printing method.
Abstract translation: 目的：提供一种掺有氯的氧化锌锡氧化物薄膜晶体管及其制造方法，以通过在印刷方法中形成掺杂有卤素基元素的有源层来减小阈值电压的移动。 构成：在基板上形成栅电极。 在栅电极上形成栅极绝缘层。 在栅极绝缘层上形成掺有氯的氧化锌锡的有源层。 源电极和漏电极形成在有源层上。 有源层通过印刷方法形成。
-
-
-
-
-
-
-
-
Search Results
9
records
(took 0.015 seconds)
