公开(公告)号：KR100942106B1

公开(公告)日：2010-02-12

申请号：KR1020077028517

申请日：2006-06-07

Applicant: 고쿠리츠다이가쿠호진 도호쿠다이가쿠 ,  도쿄엘렉트론가부시키가이샤

Inventor： 오미다다히로 ,  데라모토아키노부 ,  혼다미노루 ,  나카니시도시오

IPC: H01L21/318

CPC classification number: H01L21/3185

Abstract: 본 발명에 따르면, 플라즈마 처리 장치의 처리 용기 내에서 피처리체 표면의 실리콘에 대하여, 복수의 슬롯을 갖는 평면 안테나에 의해 처리 용기 내에 마이크로파를 도입하여 형성되는 질소 함유 가스의 마이크로파 여기 고밀도 플라즈마를 작용시켜서, 500℃ 이상의 처리 온도에서 질화 처리를 실시한다.

公开(公告)号：KR1020080009740A

公开(公告)日：2008-01-29

申请号：KR1020077028517

申请日：2006-06-07

Applicant: 고쿠리츠다이가쿠호진 도호쿠다이가쿠 ,  도쿄엘렉트론가부시키가이샤

Inventor： 오미다다히로 ,  데라모토아키노부 ,  혼다미노루 ,  나카니시도시오

IPC: H01L21/318

CPC classification number: H01L21/3185

Abstract: Disclosed is a plasma nitriding method wherein a nitriding is performed at a process temperature of not less than 500°C in a process chamber of a plasma processing apparatus by causing a microwave-excited high-density plasma of a nitrogen-containing gas, which is formed by introducing a microwave into the process chamber using a multi-slotted planar antenna, to act on silicon in the surface of an object to be processed.

Abstract translation: 公开了一种等离子体氮化方法，其中在等离子体处理装置的处理室中，在不低于500℃的工艺温度下进行氮化，通过使含氮气体的微波激发的高密度等离子体 通过使用多槽平面天线将微波引入到处理室中，作用在被处理物体的表面中的硅上。

公开(公告)号：KR101414295B1

公开(公告)日：2014-07-02

申请号：KR1020077018251

申请日：2006-01-17

Applicant: 고쿠리츠다이가쿠호진 도호쿠다이가쿠

Inventor： 오미다다히로 ,  데라모토아키노부

IPC: H01L21/31 ,  H01L21/336

CPC classification number: H01L29/4983 ,  H01L21/76224 ,  H01L21/76829 ,  H01L21/76835 ,  H01L21/823481 ,  H01L23/3171 ,  H01L29/66575 ,  H01L29/78 ,  H01L2924/0002 ,  H01L2924/00

Abstract: 게이트 절연막 (실리콘 산화막) 이외의 소자 분리 영역, 층간 절연막 및 보호 절연막의 적어도 일부를 불화 탄소 (CFx, 0.3

Abstract translation: （氧化硅膜），层间绝缘膜和保护绝缘膜以外的元件隔离区域的至少一部分（CF x，0.3

公开(公告)号：KR101269926B1

公开(公告)日：2013-05-31

申请号：KR1020087015273

申请日：2006-11-30

Applicant: 고쿠리츠다이가쿠호진 도호쿠다이가쿠 ,  고에키자이단호진 고쿠사이카가쿠 신고우자이단

Inventor： 오미다다히로 ,  데라모토아키노부

IPC: H01L27/08 ,  H01L27/092

Abstract: CMOS 회로를 구성하는 p 형 MOS 트랜지스터와 n 형 MOS 트랜지스터의 동작 속도를 실질적으로 동일하게 하기 위해, n 형 MOS 트랜지스터를 (100) 면 및 (110) 면의 쌍방에 채널 영역을 구비한 3 차원 구조를 취하고, p 형 MOS 트랜지스터를 (110) 면에만 채널 영역을 구비한 플래너 구조로 한다. 또한, 양 트랜지스터의 채널 영역 및 게이트 절연막의 면적이 서로 동일해지도록 구성한다. 이에 의해, 게이트 절연막 등의 면적을 서로 동일하게 함과 함께, 게이트 용량도 동일하게 할 수 있다.
반도체 장치,

公开(公告)号：KR101188161B1

公开(公告)日：2012-10-08

申请号：KR1020077018250

申请日：2006-01-17

Applicant: 고쿠리츠다이가쿠호진 도호쿠다이가쿠

Inventor： 오미다다히로 ,  데라모토아키노부

IPC: G01R27/02

CPC classification number: G01R27/02 ,  G01R27/28

Abstract: 피측정물인 전자 장치의 측정 방법으로서, 상기 전자 장치에 병렬로 수동 소자를 접속하고, 회로 전체의 임피던스를 측정함으로써, 전자 장치의 전기적 파라미터를 추출한다.
인덕턴스, 수동 소자, 공명 현상, 전기적 용량, 전기적 파라미터

公开(公告)号：KR1020080072930A

公开(公告)日：2008-08-07

申请号：KR1020087015273

申请日：2006-11-30

Applicant: 고쿠리츠다이가쿠호진 도호쿠다이가쿠 ,  고에키자이단호진 고쿠사이카가쿠 신고우자이단

Inventor： 오미다다히로 ,  데라모토아키노부

IPC: H01L27/08 ,  H01L27/092

CPC classification number: H01L27/1211 ,  H01L21/823807 ,  H01L21/823878 ,  H01L21/845 ,  H01L29/045 ,  H01L29/785 ,  H01L2029/7857

Abstract: In order to obtain substantially identical operation speed of a p-type MOS transistor and n-type MOS transistor constituting the CMOS circuit, the n-type MOS transistor has a three-dimensional structure having channel regions on both of the (100) surface and the (110) surface and the p-type MOS transistor has a planer structure having a channel region only on the (110) surface. Furthermore, the circuit is configured so that the areas of the channel regions and the gate insulation films of the both transistors are identical to each other. Thus, it is possible to obtain identical area of the gate insulation film and the like and the gate capacity.

Abstract translation: 为了获得构成CMOS电路的p型MOS晶体管和n型MOS晶体管的实质上相同的操作速度，n型MOS晶体管具有三维结构，在（100）表面和 （110）表面和p型MOS晶体管具有仅在（110）表面上具有沟道区的平面结构。 此外，电路被配置为使得两个晶体管的沟道区域和栅极绝缘膜的面积彼此相同。 因此，可以获得栅极绝缘膜等的相同面积和栅极容量。

公开(公告)号：KR1020070104397A

公开(公告)日：2007-10-25

申请号：KR1020077018251

申请日：2006-01-17

Applicant: 고쿠리츠다이가쿠호진 도호쿠다이가쿠

Inventor： 오미다다히로 ,  데라모토아키노부

IPC: H01L21/31 ,  H01L21/336

CPC classification number: H01L29/4983 ,  H01L21/76224 ,  H01L21/76829 ,  H01L21/76835 ,  H01L21/823481 ,  H01L23/3171 ,  H01L29/66575 ,  H01L29/78 ,  H01L2924/0002 ,  H01L2924/00

Abstract: At least a part of an element isolating region other than a gate insulating film (silicon dioxide film), an interlayer insulating film and a protection insulating film is formed of a carbon fluoride (CFx, 0.3

Abstract translation: 由氟化碳（CFx，0.3

公开(公告)号：KR1020070098594A

公开(公告)日：2007-10-05

申请号：KR1020070030231

申请日：2007-03-28

Applicant: 고쿠리츠다이가쿠호진 도호쿠다이가쿠 ,  니찌아스 카부시키카이샤

Inventor： 오미다다히로 ,  데라모토아키노부 ,  야마나카지로 ,  이와하라겐고 ,  후카에고우지

IPC: F16L11/04 ,  F16L11/12

CPC classification number: B32B1/08 ,  B29K2027/12 ,  B29K2995/0067 ,  B29L2023/005 ,  B32B27/08 ,  B32B27/304 ,  B32B27/322 ,  B32B27/34 ,  B32B2307/7244 ,  B32B2597/00 ,  C08L27/16 ,  Y10T428/139 ,  Y10T428/1393 ,  C08L2666/04

Abstract: A resin pipe and a resin material are provided to obtain a required amount of dissolved oxygen, oxygen permeability coefficient, and a flexural modulus. A resin pipe has an oxygen permeability coefficient of 5x10^6 (molecules.cm/cm^2 .sec.Pa) or less, and a flexural modulus of 1800 Mpa or less. The resin pipe contains a fluorine resin. The resin pipe includes a PFA(tetrafluoroethylene-perfluoroalkylvinylether copolymer) pipe(12) forming an inner layer and a nylon pipe(14) forming an outer layer. The PFA pipe and the nylon pipe are coupled with each other through a bonding layer(16).

Abstract translation: 提供树脂管和树脂材料以获得所需量的溶解氧，透氧系数和弯曲模量。 树脂管的透氧系数为5×10 -6（分子·cm·cm·sec·sec·sec）以下，弯曲弹性模量为1800Mpa以下。 树脂管含有氟树脂。 树脂管包括形成内层的PFA（四氟乙烯 - 全氟烷基乙烯基醚共聚物）管（12）和形成外层的尼龙管（14）。 PFA管和尼龙管通过粘合层（16）彼此连接。

公开(公告)号：KR101032286B1

公开(公告)日：2011-05-06

申请号：KR1020087017870

申请日：2006-12-20

Applicant: 고쿠리츠다이가쿠호진 도호쿠다이가쿠 ,  고에키자이단호진 고쿠사이카가쿠 신고우자이단

Inventor： 오미다다히로 ,  데라모토아키노부 ,  와타나베가즈후미

IPC: H01L21/8238 ,  H01L29/786

CPC classification number: H01L27/1211 ,  H01L21/823807 ,  H01L21/823821 ,  H01L21/823878 ,  H01L29/045 ,  H01L29/785 ,  H01L2029/7857

Abstract: CMOS 회로에 있어서의 상승 및 하강 동작 속도를 동일하게 하기 위해서는, 그 캐리어 이동도의 차이로부터, p 형 MOS 트랜지스터와 n 형 MOS 트랜지스터의 면적을 다르게 할 필요가 있다. 이 면적의 언밸런스에 의해 반도체 장치의 집적도 향상이 방해되었다. NMOS 트랜지스터와 PMOS 트랜지스터를 (100) 면 및 (110) 면의 쌍방에 채널 영역을 구비한 삼차원 구조를 취하고, 양 트랜지스터의 채널 영역 및 게이트 절연막의 면적이 서로 동일해지도록 구성한다. 이로써, 게이트 절연막 등의 면적을 상호 동일하게 함과 함께, 게이트 용량도 동일하게 할 수 있다. 또한, 기판상의 집적도를 종래의 기술과 비교한 경우에 2 배로 향상시킬 수 있다.
반도체 장치

Abstract translation: 为了使CMOS电路中的上升和下降操作速度相同，p型MOS晶体管和n型MOS晶体管需要具有不同的面积。 该区域的不平衡阻碍了半导体器件集成度的提高。 NMOS晶体管和PMOS晶体管被配置为具有在（100）平面和（110）平面上都具有沟道区的三维结构，并且两个晶体管的沟道区和栅极绝缘膜具有相同的面积。 因此，可以使栅极绝缘膜等的面积彼此相等，并且可以使栅极电容相同。 另外，当将基板上的集成度与常规技术进行比较时，集成度可以加倍。

公开(公告)号：KR101247876B1

公开(公告)日：2013-03-26

申请号：KR1020077029218

申请日：2006-06-16

Applicant: 고쿠리츠다이가쿠호진 도호쿠다이가쿠 ,  고에키자이단호진 고쿠사이카가쿠 신고우자이단

Inventor： 오미다다히로 ,  데라모토아키노부

IPC: H01L21/336 ,  H01L21/8238 ,  H01L27/08 ,  H01L27/092

CPC classification number: H01L27/1203 ,  H01L29/045

Abstract: 본 발명에 의한 반도체 장치는, SOI 기판 상에 형성한 반도체층 (SOI 층) 과, 상기 SOI 층 상에 형성된 게이트 전극을 구비하고, 상기 게이트 전극과 상기 SOI 층의 일 함수차에 의한 공핍층의 두께가 상기 SOI 층의 막두께보다 커지도록, 상기 SOI 층의 막두께를 설정하여 노멀리 오프로 한 MOS 트랜지스터를 적어도 일 종류 구비한다.
MOS 트랜지스터, 반도체 장치

Abstract translation: 根据本发明的半导体器件包括：形成在SOI衬底上的半导体层（SOI层）;以及形成在SOI层上的栅电极，其中栅电极和SOI层之间的功函数差的耗尽层 提供至少一个MOS晶体管，其将SOI层的厚度设定为常关，使得SOI层的厚度变得大于SOI层的厚度。