-
公开(公告)号：KR20210033698A
公开(公告)日：2021-03-29
申请号：KR1020190115304A
申请日：2019-09-19
IPC: H01L31/0224 , H01L31/02 , H01L31/0232
CPC classification number: H01L31/0224 , H01L31/02002 , H01L31/0232
Abstract: 대구경 어레이형 테라헤르츠 광전도 안테나가 개시된다. 본 발명의 일 측면에 따른 대구경 어레이형 테라헤르츠 광전도 안테나는, 기판, 상기 기판의 상면에 서로 다른 제1 전극 및 제2 전극이 형성된 안테나 패턴, 상기 안테나 패턴 상부에 형성된 박막층, 상기 박막층 상면에 회절 격자 구조로 형성되어, 상기 안테나 패턴의 역전압 영역의 빔을 순전압 영역으로 회전시키는 회절 격자 패턴을 포함한다.
-
公开(公告)号：WO2018110954A2
公开(公告)日：2018-06-21
申请号：PCT/KR2017/014586
申请日：2017-12-12
Applicant: 광주과학기술원
IPC: G01N21/3581 , G02B1/00 , G01N21/552
CPC classification number: G01N21/3581 , G01N21/552 , G02B1/00
Abstract: 본 발명의 하나의 실시 예에 따른 테라헤르츠 대역에서 동작하는 단위셀 메타 구조 소자는 유전체 기판 및 상기 유전체 기판 상에서, 제1 패턴부 및 제2 패턴부를 포함하는 메타물질부를 포함하고, 상기 제1 패턴부는 X축 방향을 따라 제1 길이만큼 신장되고, Y축 방향을 따라 제2 길이만큼 신장되고, 상기 X축 방향을 따라 제1 간격만큼 이격되고, 상기 Y축 방향을 따라 제2 간격만큼 이격된 제1 패턴들을 포함하고, 상기 제2 패턴부는 상기 X축 방향을 따라 제3 길이만큼 신장되고, 상기 Y축 방향을 따라 제3 간격만큼 이격된 제2 패턴들을 포함한다.
-
公开(公告)号：WO2018110954A3
公开(公告)日：2018-06-21
申请号：PCT/KR2017/014586
申请日：2017-12-12
Applicant: 광주과학기술원
IPC: G01N21/3581 , G02B1/00 , G01N21/552
Abstract: 본 발명의 하나의 실시 예에 따른 테라헤르츠 대역에서 동작하는 단위셀 메타 구조 소자는 유전체 기판 및 상기 유전체 기판 상에서, 제1 패턴부 및 제2 패턴부를 포함하는 메타물질부를 포함하고, 상기 제1 패턴부는 X축 방향을 따라 제1 길이만큼 신장되고, Y축 방향을 따라 제2 길이만큼 신장되고, 상기 X축 방향을 따라 제1 간격만큼 이격되고, 상기 Y축 방향을 따라 제2 간격만큼 이격된 제1 패턴들을 포함하고, 상기 제2 패턴부는 상기 X축 방향을 따라 제3 길이만큼 신장되고, 상기 Y축 방향을 따라 제3 간격만큼 이격된 제2 패턴들을 포함한다.
-
公开(公告)号：WO2016088952A1
公开(公告)日：2016-06-09
申请号：PCT/KR2015/004289
申请日：2015-04-29
Applicant: 광주과학기술원
Inventor： 장재형
IPC: H01L27/14
CPC classification number: H01L31/1075 , H01L27/14 , H01L31/03046 , H01L31/035281 , H01L31/109 , H01L31/1844 , H01L31/1868 , H03K17/78
Abstract: 본 발명에 따른 광전도 반도체 스위치에는, 입사광에 의해서 전자와 정공을 발생시키는 반도체 기판; 상기 반도체 기판 상의 이격되는 두 지점에 제공되고, 풍부한 캐리어에 의해서 낮은 저항을 가지는 적어도 한 쌍의 도전층; 및 상기 적어도 한 쌍의 도전층에 각각 접촉되는 적어도 한 쌍의 전극이 포함된다. 본 발명에 따르면, 광전도 반도체 스위치를 고전압 및 고출력에서도 사용할 수 있다.
Abstract translation: 根据本发明的光导半导体开关包括：用于通过入射光产生电子和空穴的半导体衬底; 至少一对导电层设置在两个位置上，这两个点在导体基板上间隔开，并且由大量载体具有低电阻; 以及分别与至少一对导电层接触的至少一对电极。 根据本发明，即使在高电压和高输出下也可以使用光导半导体开关。
-
公开(公告)号：WO2011002178A3
公开(公告)日：2011-01-06
申请号：PCT/KR2010/004125
申请日：2010-06-25
IPC: G06K19/077
Abstract: 본 발명은 스마트 카드에 내장가능한 스위치, 스위치 내장형 스마트 카드, 그 제어 시스템 및 제어 방법에 대하여 개시한다. 본 발명의 일면에 따른 스위치 내장 RFID 카드는, 손가락의 접촉 여부에 따라 임피던스가 변화하는 전기적 스위치; 손가락이 접촉될 때 리더기에 근접하면, 상기 리더기와 데이터를 송수신하는 무선안테나; 및 상기 스위치의 단락시 서비스 제공을 위해 상기 송수신하는 데이터를 저장 및 연산하는 RFID 칩을 포함하는 것을 특징으로 한다. 뿐만 아니라, 본 발명은 두 개 이상의 RFID 칩이 내장되는 스마트 카드로 구현될 수 있으며, 이러한 스마트 카드는 한 번의 접촉으로 두 개의 RFID 칩을 상보적으로 동작시킬 수 있다.
-
Patent Agency Ranking
公开(公告)号：KR100973642B1
公开(公告)日：2010-08-02
申请号：KR1020080036663
申请日：2008-04-21
Applicant: 광주과학기술원 , 국민대학교산학협력단
IPC: H01L21/336
Abstract: 바텀 게이트형의 구조를 가지고, 산화아연 반도체를 채널로 이용하는 박막 트랜지스터의 형성방법이 개시된다. 채널로 이용되는 산화아연 반도체층에 수소를 공급하기 위해 산화아연 반도체층 하부에 게이트 유전막으로 실리콘 질화막을 형성한다. 실리콘 질화막은 소정 농도의 수소를 포함한다. 수소의 농도는 실리콘 질화막의 굴절률로 나타난다. 굴절률이 높은 경우, 실리콘 질화막 내의 수소의 농도는 증가한다. 열처리가 수행되는 경우, 실리콘 질화막 내의 수소는 산화아연 반도체층으로 이동하고, 계면 및 채널의 결함을 치유하도 도판트로 작용한다. 따라서, 정상적인 트랜지스터 특성을 얻을 수 있다.
산화아연, 바텀 게이트, 확산, 실리콘 질화막-
公开(公告)号：WO2017007265A1
公开(公告)日：2017-01-12
申请号：PCT/KR2016/007386
申请日：2016-07-07
Applicant: 광주과학기술원
Abstract: 본 발명에 따른 테라헤르츠 변조기에는 기판; 상기 기판 상에 제공되는 제 1 메탈; 상기 기판 상에 제공되는 제 2 메탈; 상기 제 1 메탈과 상기 제 2 메탈이 간접적으로 접촉하는 적어도 세 개의 접점; 및 상기 제 1 메탈, 상기 제 2 메탈, 및 상기 적어도 세 개의 접점을 포함하는 폐쇄회로로서, 테라헤르츠 파의 투과를 조절하는 적어도 하나의 공진기가 포함될 수 있다. 본 발명에 따르면, 변조지수를 80%수준으로 높일 수 있고, 변조 대역폭을 ~GHz로 높일 수 있고, 동작전압을 낮출 수 있는 장점이 있다.
Abstract translation: 根据本发明的太赫兹调制器可以包括：基底; 设置在基板上的第一金属; 设置在所述基板上的第二金属; 至少三个与第一金属和第二金属间接接触的接触点; 以及用于调整太赫兹波的透射的至少一个谐振器，作为包括第一金属，第二金属和至少三个接触点的闭合电路。 根据本发明，调制指数可以增加80％，可以增加GHz的调制带宽，并且可以降低工作电压。
-
公开(公告)号：KR1020090111081A
公开(公告)日：2009-10-26
申请号：KR1020080036663
申请日：2008-04-21
Applicant: 광주과학기술원 , 국민대학교산학협력단
IPC: H01L21/336
Abstract: PURPOSE: A method for forming a bottom gate type zinc oxide thin film transistor is provided to recover an interface defect of a zinc oxide semiconductor layer and a crystal defect of a channel region of the zinc oxide semiconductor layer by moving hydrogen from a gate dielectric film to the zinc oxide semiconductor layer through a heating process. CONSTITUTION: A gate electrode(110) is formed on a substrate(100). A gate dielectric film(120) is formed on the substrate. A zinc oxide semiconductor layer(130) is formed on the gate dielectric film. Hydrogen is supplied from the gate dielectric film to the zinc oxide semiconductor layer by heating a structure in which the gate dielectric film and the zinc oxide semiconductor layer are formed.
Abstract translation: 目的：提供一种形成底栅型氧化锌薄膜晶体管的方法，通过从栅极电介质膜移动氢来回收氧化锌半导体层的界面缺陷和氧化锌半导体层的沟道区的晶体缺陷 通过加热过程到氧化锌半导体层。 构成：在基板（100）上形成栅电极（110）。 在基板上形成栅介质膜（120）。 在栅极电介质膜上形成氧化锌半导体层（130）。 通过加热形成栅极电介质膜和氧化锌半导体层的结构，从栅极电介质膜向氧化锌半导体层提供氢。
-
公开(公告)号：WO2018174514A1
公开(公告)日：2018-09-27
申请号：PCT/KR2018/003212
申请日：2018-03-20
Applicant: 광주과학기술원
IPC: H01L45/00
CPC classification number: H01L45/00
Abstract: 다중레벨의 저항 및 정전용량 값을 갖는 것을 특징으로 하는 비휘발성 메모리 소자를 제공한다. 이러한 비휘발성 메모리 소자는 기판, 상기 기판 상에 위치하는 제1 전극, 상기 제1 전극 상에 위치하되, 인가되는 전압에 따른 전하의 터널링 전도현상에 의해 저항 및 정전용량이 변화하고, 정류 특성을 갖고, 유전체 물질을 포함하는 유전체층, 상기 유전체층 상에 위치하되, 인가되는 전압에 따라 저항 및 정전용량 변화가 일어나고, 산화그래핀 복합체를 포함하는 활성층 및 상기 활성층 상에 위치하는 제2 전극을 포함한다. 또한, 인가되는 전압에 따라 다중레벨의 저항 및 정전용량 값을 갖는 것을 특징으로 한다.
-
-
-
-
-
-
-
-
-
Search Results
51
records
(took 0.019 seconds)
