-
公开(公告)号：KR100496652B1
公开(公告)日：2005-06-22
申请号：KR1020030031266
申请日：2003-05-16
Applicant: 국방과학연구소
IPC: G06F13/00
Abstract: 본 발명은 고성능 병렬신호처리 시스템을 위한 HPI-EMIF 브릿지에 관한 것으로서, 외부 시스템에서 실행에 필요한 프로그램 및 데이터를 DSP(Digital Signal Processor)에 다운로드하고, 로컬 메모리를 액세스하고, 병렬적으로 연결된 DSP의 로컬 메모리간의 DMA(Direct Memory Access) 전송을 수행할 수 있도록 한 고성능 병렬신호처리 시스템을 위한 HPI-EMIF 브릿지에 관한 것이다. 이를 위해, 본 발명에 의한 고성능 병렬신호처리 시스템을 위한 HPI-EMIF 브릿지는 이 HPI-EMIF 브릿지가 마스터로 동작할 때 PCI 버스를 초기화하고 PCI 버스에 주소 및 데이터를 보내는 PCI 마스터 제어기와, 이 HPI-EMIF 브릿지가 타겟으로 동작할 때 PCI 버스로부터 수신한 PCI 신호를 후술하는 SDRAM 제어기 및 HPI 제어기에 보내는 PCI 타겟 제어기와, 로컬 메모리간 DMA 전송에 관련된 데이터를 저장하는 PCI 구성 레지스터를 포함하는 PCI 제어기와; 로컬 메모리간 DMA 전송을 제어하는 DMA 제어기와, 로컬 메모리의 액세스를 제어하는 SDRAM 제어기와, 외부 프로세서에서 DSP로 프로그램 및 데이터를 다운로드하기 위해 DSP의 HPI를 제어하는 HPI 제어기를 포함하는 내부 제어기를 포함한다.
-
-
公开(公告)号：KR1020040098937A
公开(公告)日：2004-11-26
申请号：KR1020030031268
申请日：2003-05-16
Applicant: 국방과학연구소
IPC: G06F11/22
Abstract: PURPOSE: A PCI(Peripheral Component Interconnect) bus controller having a slave test bus controlling function is provided to perform the PCI bus control and the test bus control at the same time by integrating the PCI bus controller and an ASP(Address Scan Port). CONSTITUTION: A PCI bus controller block(10) includes a PCI bus controller core(11), a BSC(Boundary Scan Cell)(12), and a TAP(Test Access Port)(13). A back-end logic(200) connected to a single board(100) performs a specified process for general operations and gets to be a test board for the process when the test operation is performed. The PCI bus controller core controls communication between the back-end logic and other board or the processor connected to the PCI bus. A TBC(Test Bus Controller) slave core(20) enables the test by connecting the back-end logic with a TBC master. A board address setting part(300) comprises a dip switch or a jumper enabling the user to optionally select the board.
Abstract translation: 目的：提供具有从测试总线控制功能的PCI（外围组件互连）总线控制器，通过集成PCI总线控制器和ASP（地址扫描端口）来同时执行PCI总线控制和测试总线控制。 构成：PCI总线控制器块（10）包括PCI总线控制器核心（11），BSC（边界扫描单元）（12）和TAP（测试访问端口）（13）。 连接到单板（100）的后端逻辑（200）执行一般操作的指定处理，并且在执行测试操作时成为用于进程的测试板。 PCI总线控制器核心控制后端逻辑与其他板卡或连接到PCI总线的处理器之间的通信。 TBC（测试总线控制器）从核心（20）通过将后端逻辑与TBC主机连接起来进行测试。 板地址设置部分（300）包括一个DIP开关或跳线，使用户可以选择选择该板。
-
公开(公告)号：KR1020040098935A
公开(公告)日：2004-11-26
申请号：KR1020030031266
申请日：2003-05-16
Applicant: 국방과학연구소
IPC: G06F13/00
Abstract: PURPOSE: An HPI(Host Port interface)-EMIF(External Memory Interface) bridge for a high-performance parallel signal processing system is provided to process a signal effectively and fast by downloading a program and data needed for execution on an external system to a DSP(Digital Signal Processor), and executing the DMA(Direct Memory Access) transfer between local memories connected to the DSP in parallel. CONSTITUTION: A PCI(Peripheral Component Interconnect) controller(100) includes a PCI master controller(110) initializing a PCI bus, and sending an address and data to the PCI bus when the HPI-EMIF bridge is operated as a master, a PCI target controller(120) sending a PCI signal received from the PCI bus when the HPI-EMIF bridge is operated as a target, and a PCI configuration register(130) storing the data related to the DMA transfer between local memories. An internal controller(200) includes a DMA controller(210) controlling the DMA transfer between local memories, an SDRAM controller(220) controlling access of the local memory, and an HPI controller(230) controlling the HPI of the DSP in order to download the program and the data to the DSP from an external processor.
Abstract translation: 目的：提供用于高性能并行信号处理系统的HPI（主机端口接口）-EMIF（外部存储器接口）桥接器，用于通过将外部系统上执行所需的程序和数据下载到 DSP（数字信号处理器），并且并行地连接到DSP的本地存储器之间执行DMA（直接存储器访问）传送。 构成：当HPI-EMIF桥作为主机操作时，PCI（外围组件互连）控制器（100）包括PCI主控制器（110）初始化PCI总线，以及向PCI总线发送地址和数据，PCI 目标控制器（120）当HPI-EMIF桥作为目标时发送从PCI总线接收的PCI信号;以及PCI配置寄存器（130），存储与本地存储器之间的DMA传输相关的数据。 内部控制器（200）包括控制本地存储器之间的DMA传输的DMA控制器（210），控制本地存储器访问的SDRAM控制器（220）和控制DSP的HPI的HPI控制器（230），以便 从外部处理器将程序和数据下载到DSP。
-
-
-
Search Results
4
records
(took 0.017 seconds)
