公开(公告)号：KR1020140096277A

公开(公告)日：2014-08-05

申请号：KR1020147012235

申请日：2012-11-16

Applicant: 도쿄엘렉트론가부시키가이샤

Inventor： 니시무라에이이치 ,  고츠기다다시 ,  야마시타후미코 ,  아다치겐지

IPC: H01L21/3065 ,  H01L21/027

CPC classification number: H01L21/3088 ,  H01J37/32091 ,  H01L21/0337 ,  H01L21/3065 ,  H01L21/3081 ,  H01L21/3083 ,  H01L21/32137

Abstract: 기판 상에 형성되며, 패터닝된 실리콘 함유층의 측벽부를 질화실리콘층 또는 산화실리콘층으로 덮도록 질화실리콘층 또는 산화실리콘층을 형성하는 성막 공정과, 실리콘 함유층을 선택적으로 제거하여, 측벽부에 형성된 질화실리콘층 또는 산화실리콘층을 남기는 플라즈마 에칭 공정을 포함한 반도체 장치의 제조 방법으로서, 플라즈마 에칭 공정에서는, SF
6 가스를 포함하는 에칭 가스를 이용한다.