公开(公告)号：KR101061621B1

公开(公告)日：2011-09-01

申请号：KR1020090011185

申请日：2009-02-11

Applicant: 도쿄엘렉트론가부시키가이샤

Inventor： 마츠야마소이치로 ,  혼다마사노부

IPC: H01L21/3065

CPC classification number: H01L21/31116 ,  H01L21/31144

Abstract: 높은 바이어스 전압을 인가한 이방성이 높은 플라즈마 에칭을 실행할 때에 있어서도, ArF 포토 레지스트의 표면 및 측벽의 거칠음을 억제할 수 있고, 스트라이에이션, LER, LWR의 발생을 억제해서 원하는 형상의 패턴을 정밀도 높게 형성할 수 있는 플라즈마 에칭 방법 및 컴퓨터 기억 매체를 제공한다. 피처리 기판상에 형성된 SiN층(104) 또는 산화 실리콘층을, ArF 포토 레지스트층(102)을 마스크로 해서 처리 가스의 플라즈마에 의해 에칭하는 플라즈마 에칭 방법으로서, 처리 가스는 적어도 CF
3 I 가스를 포함하고, 피처리 기판을 탑재하는 하부 전극에 13.56 ㎒ 이하의 주파수를 갖는 고주파 전력을 인가한다.

Abstract translation: 即使在施加高偏置电压的情况下执行高度各向异性等离子体蚀刻并抑制条纹的产生，LER和LWR，也可以抑制ArF光致抗蚀剂的表面和侧壁上的粗糙度， 提供等离子体蚀刻方法和计算机存储介质。 一种等离子体蚀刻方法，使用ArF光致抗蚀剂层（102）作为掩模，通过处理气体的等离子体蚀刻在被处理基板上形成的SiN层（104）或氧化硅层，

公开(公告)号：KR101068014B1

公开(公告)日：2011-09-26

申请号：KR1020090011592

申请日：2009-02-12

Applicant: 도쿄엘렉트론가부시키가이샤

Inventor： 마츠야마소이치로 ,  혼다마사노부

IPC: H01L21/3065

CPC classification number: H01L21/32137

Abstract: 부식성이 높은 처리 가스의 사용을 억제할 수 있는 동시에, 원하는 형상의 패턴을 정밀도 높게 형성할 수 있는 플라즈마 에칭 방법, 플라즈마 에칭 장치 및 컴퓨터 기억 매체를 제공한다. 피처리 기판상에 형성된 폴리 실리콘층(104)을, 소정 형상으로 패터닝된 포토 레지스트층(102)을 마스크층으로 해서 처리 가스의 플라즈마에 의해 에칭할 때에, 적어도 CF
3 I 가스를 포함하는 처리 가스를 이용하고, 플라즈마중의 이온을 피처리 기판에 가속하는 셀프 바이어스 전압 Vdc가 200V 이하가 되도록, 피처리 기판을 탑재하는 하부 전극에 고주파 전력을 인가한다.

公开(公告)号：KR1020090087426A

公开(公告)日：2009-08-17

申请号：KR1020090011592

申请日：2009-02-12

Applicant: 도쿄엘렉트론가부시키가이샤

Inventor： 마츠야마소이치로 ,  혼다마사노부

IPC: H01L21/3065

CPC classification number: H01L21/32137

Abstract: A plasma etching method, plasma etching apparatus and computer-readable storage medium are provided to suppress the use of the process gas of high corrosive by plasma etching of the silicon layer. The photoresist layer(102) patterned to the pattern of the space and predetermined line is formed on the surface of the silicon substrate(101). The anti-reflective coating layer(103), the polysilicon layer(104), and the TEOS layer(105) are formed at the lower layer of the silicon substrate. The electrostatic chuck is interposed between electrodes and. The electrodes are connected to the DC power supply. The coolant flow is formed inside the support stand. The refrigerant entrance piping, and the coolant outlet piping are connected in the coolant flow. The electrostatic chuck for the semiconductor wafer is prepared at the upper side of the main chuck.

Abstract translation: 提供等离子体蚀刻方法，等离子体蚀刻装置和计算机可读存储介质，以通过等离子体蚀刻硅层来抑制高腐蚀性的工艺气体的使用。 在硅衬底（101）的表面上形成图案化为空间和预定线的图案的光致抗蚀剂层（102）。 在硅衬底的下层形成有抗反射涂层（103），多晶硅层（104）和TEOS层（105）。 静电卡盘夹在电极之间。 电极连接到直流电源。 冷却剂流动形成在支撑架内部。 制冷剂入口管道和冷却剂出口管道连接在冷却剂流中。 用于半导体晶片的静电卡盘在主卡盘的上侧准备。

公开(公告)号：KR1020090087423A

公开(公告)日：2009-08-17

申请号：KR1020090011185

申请日：2009-02-11

Applicant: 도쿄엘렉트론가부시키가이샤

Inventor： 마츠야마소이치로 ,  혼다마사노부

IPC: H01L21/3065

CPC classification number: H01L21/31116 ,  H01L21/31144

Abstract: A plasma etching method and computer-readable storage medium are provided to form the desired pattern of high precision by suppressing the generation of striation. The mounting platform(2) supporting the semiconductor wafer(W) is prepared within the process chamber(1). The mounting platform is made of aluminum and supports the support stand(4) of conductor. The focus ring(5) is prepared in the outer periphery of the upside of the main chuck. The inner wall member(3a) of cylindrical shape surrounds the surrounding of the support stand and main chuck. The mounting platform is connected to the first RF power(10a) through the first adapter(11a) and is connected to the second RF power(10b) to the second adapter(11b).

Abstract translation: 提供等离子体蚀刻方法和计算机可读存储介质以通过抑制条纹的产生来形成高精度的期望图案。 在处理室（1）内制备支撑半导体晶片（W）的安装平台（2）。 安装平台由铝制成，并支撑导体的支撑架（4）。 在主卡盘的上侧的外周准备聚焦环（5）。 圆筒形的内壁构件（3a）围绕支架和主卡盘的周围。 安装平台通过第一适配器（11a）连接到第一RF电源（10a），并且连接到第二RF电源（10b）到第二适配器（11b）。