公开(公告)号：KR1020160111003A

公开(公告)日：2016-09-23

申请号：KR1020167023012

申请日：2015-01-12

Applicant: 도쿄엘렉트론가부시키가이샤

Inventor： 헐리데이비드에프. ,  파넬도니 ,  타하라시게루 ,  이시이도루

IPC: H01L43/12 ,  H01L21/324 ,  H01L43/02

CPC classification number: H01L43/12 ,  H01L21/324 ,  H01L43/02

Abstract: 어닐링시스템에서워크피스의에칭-후어닐링을수행하는방법이기재된다. 구체적으로, 방법은, 어닐링시스템에하나이상의워크피스를배치하는단계를포함하며, 하나이상의워크피스의각각은셀 임계치수(CD)에의해특성화된전자디바이스를형성하도록에칭프로세스시퀀스를사용하여패터닝된박막의다층스택을가지며, 박막의다층스택은자기재료를함유한적어도하나의패터닝된층을포함한다. 그후에, 하나이상의워크피스상의자기재료를함유한패터닝된층은어닐링프로세스조건을통하여어닐링시스템에서어닐링되며, 어닐링프로세스조건은자기재료를함유한패터닝된층의특성을조정하도록선택된다.