公开(公告)号：WO2013108961A1

公开(公告)日：2013-07-25

申请号：PCT/KR2012/002978

申请日：2012-04-19

Applicant: 동아대학교 산학협력단 ,  류기성 ,  박종승 ,  서정화 ,  곽정훈 ,  송정근

Inventor： 류기성 ,  박종승 ,  서정화 ,  곽정훈 ,  송정근

IPC: H01L29/786 ,  H01L21/336

CPC classification number: H01L51/0021 ,  H01L51/0545 ,  H01L51/055 ,  H01L51/102

Abstract: 본 발명은 박막 트랜지스터 및 그의 제조 방법에 관한 것으로, 절연체의 높이 차이를 이용하여 소스, 드레인 및 게이트 전극을 동시에 형성하여 박막 트랜지스터 제조 공정을 간소화하기 위한 것이다. 본 발명에 따르면, 베이스 절연막은 기판 위에 형성되며, 기판이 노출되게 게이트 홀이 형성되어 있다. 소스 및 드레인 전극은 게이트 홀을 중심으로 양쪽의 베이스 절연막 위에 형성된다. 게이트 전극은 게이트 홀의 노출된 기판 위에 형성된다. 게이트 절연막은 게이트 홀을 통하여 게이트 전극 위에 형성된다. 그리고 반도체층은 게이트 전극 위의 게이트 절연막과, 게이트 절연막 양쪽의 소스 및 드레인 전극 부분을 덮도록 형성된다. 이때 게이트 홀을 중심으로 베이스 절연막의 높이 차이를 이용하여 소스, 드레인 및 게이트 전극이 일괄적으로 형성되면서 전기적으로 분리된다.

Abstract translation: 薄膜晶体管及其制造方法技术领域本发明涉及薄膜晶体管及其制造方法，其目的在于，通过以下方式简化制造薄膜晶体管的方法：通过 使用绝缘体中的高度差。 根据本发明，在基板的顶部形成基极绝缘膜，形成露出基板的栅极孔。 源极和漏极形成在基极绝缘膜的两侧的顶部，栅极孔在中心。 栅电极形成在通过栅极孔暴露的衬底的顶部上。 栅极绝缘膜通过栅极孔形成在栅电极的顶部。 半导体层形成为覆盖栅电极顶部的栅极绝缘膜，栅极绝缘膜两侧的源极和漏极电极部分。 源极，漏极和栅电极通过使用基极绝缘膜中的高度差与中心的栅极孔同时形成，并因此被电分离。

公开(公告)号：KR102122445B1

公开(公告)日：2020-06-15

申请号：KR1020180151112

申请日：2018-11-29

Applicant: 동아대학교 산학협력단 ,  동국대학교 산학협력단

Inventor： 서정화 ,  박유정 ,  정권범 ,  송애란

IPC: H01L51/05 ,  H01L51/10 ,  H01L51/00

公开(公告)号：KR1020140104520A

公开(公告)日：2014-08-29

申请号：KR1020130016798

申请日：2013-02-18

Applicant: 동아대학교 산학협력단

Inventor： 서정화 ,  채길조 ,  송정근 ,  정승현

IPC: H01L51/05 ,  H01L51/40

CPC classification number: H01L51/0558 ,  H01L51/0055 ,  H01L51/0545

Abstract: The present invention relates to an organic semiconductor device and a manufacturing method thereof, capable of improving a device property by using an addictive on an organic semiconductor layer. Particularly, the electrical properties like mobility and an on/off ratio, and the transmission properties of the organic semiconductor device are improved by adding diphenyl ether (DPE) in a concentration of 0.5 wt% or lower or chloronaphthalene (CN) in a concentration of 0.2 wt% or less to the organic semiconductor layer which is composed of TIPS-pentacene.

Abstract translation: 本发明涉及一种有机半导体器件及其制造方法，其能够通过在有机半导体层上使用成瘾性来提高器件特性。 特别地，通过添加浓度为0.5重量％以下的二苯醚（DPE）或浓度为0.5重量％以下的氯化萘（CN），能够提高电迁移率，开/关比等电性和有机半导体器件的透过性， 对由TIPS-并五苯构成的有机半导体层为0.2重量％以下。

公开(公告)号：KR101286526B1

公开(公告)日：2013-07-19

申请号：KR1020120006600

申请日：2012-01-20

Applicant: 동아대학교 산학협력단

Inventor： 류기성 ,  박종승 ,  서정화 ,  곽정훈 ,  송정근

IPC: H01L29/786

CPC classification number: H01L51/0021 ,  H01L51/0545 ,  H01L51/055 ,  H01L51/102 ,  H01L51/0004 ,  H01L51/0022

Abstract: PURPOSE: A thin film transistor and a manufacturing method thereof are provided to form a source, a drain, and gate electrode at the same time by using the height difference of an insulator, thereby simplifying a thin film transistor fabrication process. CONSTITUTION: A base insulating layer (20) is formed on a substrate (10). A source and a drain electrode (31,33) are formed on the right and the left region of a gate hole (21) in the base insulating layer. A gate electrode electrically separated from the source and the drain electrode is formed. A gate insulating layer (40) is formed on the gate electrode through the gate hole. A semiconductor layer (50) is formed to be in contact with the source and the drain electrode.

Abstract translation: 目的：提供薄膜晶体管及其制造方法，以通过使用绝缘体的高度差同时形成源极，漏极和栅电极，从而简化薄膜晶体管制造工艺。 构成：在基板（10）上形成基极绝缘层（20）。 源极和漏极电极（31,33）形成在基极绝缘层中的栅极孔（21）的右侧和左侧区域上。 形成与源电极和漏电极电隔离的栅电极。 栅极绝缘层（40）通过栅极孔形成在栅电极上。 半导体层（50）形成为与源电极和漏电极接触。