公开(公告)号：KR101156854B1

公开(公告)日：2012-06-20

申请号：KR1020100068104

申请日：2010-07-14

Applicant: 삼성전기주식회사

Inventor： 염광섭 ,  신영환 ,  윤경로 ,  김상덕 ,  정교민 ,  정봉희

IPC: H05K1/02 ,  H01L23/48 ,  H01L21/60

CPC classification number: H01L2224/48091 ,  H01L2224/48227 ,  H01L2924/15311 ,  H01L2924/00014

Abstract: 본 발명은 반도체 패키지 기판 및 그 제조방법에 관한 것으로, 본 발명의 패키지 기판은 전자 부품 실장 면에만 접속 패드를 포함하는 회로 패턴을 구비한 단면 기판 구조로서, 비아홀의 내벽에 형성된 금속 도금층과 비아홀 내부에 충전된 도전성 금속 페이스트로 이루어진 접속 비아를 통해서 상면의 접속 패드와 하면의 외부접속 단자를 직접 연결할 수 있다.

公开(公告)号：KR1020120105804A

公开(公告)日：2012-09-26

申请号：KR1020110023455

申请日：2011-03-16

Applicant: 삼성전기주식회사

Inventor： 조민정 ,  염광섭 ,  정교민 ,  윤경로 ,  김상덕

IPC: H05K3/40 ,  H05K3/46

Abstract: PURPOSE: A method for manufacturing a printed circuit board is provided to facilitate planarization and prevent plating deviation by not performing a plating process when a hole is formed. CONSTITUTION: A film layer is laminated on a metal layer(S100). A part of the film layer is removed by corresponding to a via hole forming area(S110). The exposed part of the metal layer is filled with conductive paste(S120). The remaining film layer is removed(S130). An insulation layer and a metal layer are successively laminated on the metal layer filled with the conductive paste(S140). A circuit pattern is formed in the metal layer(S150). A solder resist is coated on the circuit pattern(S160). [Reference numerals] (AA) Start; (BB) Finish; (S100) Laminating a film layer on a metal layer; (S110) Removing a part of a film layer by corresponding to a via hole forming area; (S120) Filling the exposed part of a metal layer with conductive paste; (S130) Separating and removing the remaining part of the film layer; (S140) Successively laminating an insulation layer and metal layer on the metal layer filled with conductive filler; (S150) Forming a circuit pattern; (S160) Coating solder resist and forming a solder pattern

Abstract translation: 目的：提供一种制造印刷电路板的方法，以便在形成孔时不进行电镀处理来平坦化并防止电镀偏差。 构成：在金属层上层压薄膜层（S100）。 通过对应于通孔形成区域去除膜层的一部分（S110）。 金属层的暴露部分填充有导电膏（S120）。 除去剩余的膜层（S130）。 在填充有导电膏的金属层上依次层压绝缘层和金属层（S140）。 在金属层中形成电路图案（S150）。 在电路图案上涂覆阻焊剂（S160）。 （附图标记）（AA）开始; （BB）完成; （S100）在金属层上层压薄膜层; （S110）对应于通孔形成区域去除一部分膜层; （S120）用导电膏填充金属层的暴露部分; （S130）分离除去薄膜层的剩余部分; （S140）在填充有导电填料的金属层上连续层压绝缘层和金属层; （S150）形成电路图案; （S160）涂覆阻焊剂并形成焊料图案

公开(公告)号：KR101508063B1

公开(公告)日：2015-04-07

申请号：KR1020130114436

申请日：2013-09-26

Applicant: 삼성전기주식회사

Inventor： 김홍원 ,  윤경로 ,  김봉수 ,  변정수 ,  정교민 ,  이태곤

IPC: H05K3/46

CPC classification number: H05K1/186 ,  H05K2201/09036 ,  H05K2201/09063 ,  Y10T29/49146

Abstract: 본발명은전자부품내장기판및 그제조방법에관한것이다. 본발명의하나의실시예에따라, 코어기판에형성되되, 평면상직사각형형상의 2 이상의내장공간들이연결공간에의해연결된캐비티; 및캐비티의각 내장공간에분리수용된 2 이상의전자부품들;을포함하고, 연결공간에의해연결되는제1 내장공간및 제2 내장공간의서로이웃하는평면상장변들이부분적으로서로연결되고, 제1 및제2 내장공간을연결하는연결공간의연결폭을형성하는평면상일측변은제1 내장공간의평면상일측단변의연장과일치하고평면상타측변은제2 내장공간의평면상타측단변의연장과일치하도록형성된것을특징으로하는전자부품내장기판이제안된다. 또한, 그제조방법이제안된다.

Abstract translation: 电子部件嵌入式基板及其制造方法技术领域本发明涉及电子部件嵌入式基板及其制造方法。 根据本发明的一个实施例，本发明包括：空腔，其形成在芯基板中，并具有由连接空间连接的两个或更多个矩形平面内嵌入空间; 以及分别容纳在空腔的每个嵌入空间中的两个或更多个电子部件。 在第一嵌入空间中相邻的平面上的长边和由连接空间连接的第二嵌入空间部分地彼此连接。 形成连接第一和第二嵌入空间的连接空间的连接宽度的平面一侧与平面一侧的短边的延伸部相匹配。 平面上的另一侧与平面上另一侧的短边的延伸部分相匹配。

公开(公告)号：KR1020110122044A

公开(公告)日：2011-11-09

申请号：KR1020100068104

申请日：2010-07-14

Applicant: 삼성전기주식회사

Inventor： 염광섭 ,  신영환 ,  윤경로 ,  김상덕 ,  정교민 ,  정봉희

IPC: H05K1/02 ,  H01L23/48 ,  H01L21/60

CPC classification number: H01L2224/48091 ,  H01L2224/48227 ,  H01L2924/15311 ,  H01L2924/00014

Abstract: PURPOSE: A substrate for a semiconductor package and a manufacturing method thereof is provided to improve adhesion and electrical characteristic at the same time by filing a conductive metal paste together with plating in the via. CONSTITUTION: In a substrate for a semiconductor package and a manufacturing method thereof, an insulating layer(101) has a first surface(101a) and a second surface(101b). A connection via is comprised of metallic coating(106) and a conductive metal paste(107). A circuit pattern(105) comprises a connection pad formed on the connection via of the first surface. An outer connector(110) is formed on the connection via of the second surface. The outer connector is electrically connected to the connection pad of the first surface through the connection via.

Abstract translation: 目的：提供一种用于半导体封装的衬底及其制造方法，以通过将电导金属膏与电镀一起填充在通孔中同时提高粘附性和电气特性。 构成：在半导体封装用基板及其制造方法中，绝缘层（101）具有第一面（101a）和第二面（101b）。 连接通孔由金属涂层（106）和导电金属膏（107）组成。 电路图案（105）包括形成在第一表面的连接通孔上的连接焊盘。 外连接器（110）形成在第二表面的连接通孔上。 外连接器通过连接通孔电连接到第一表面的连接垫。

公开(公告)号：KR101251756B1

公开(公告)日：2013-04-05

申请号：KR1020110023455

申请日：2011-03-16

Applicant: 삼성전기주식회사

Inventor： 조민정 ,  염광섭 ,  정교민 ,  윤경로 ,  김상덕

IPC: H05K3/40 ,  H05K3/46

Abstract: 본 발명은 금속층에 필름층을 적층하는 단계, 비아홀이 형성될 부분에 대응하여 필름층의 일부를 제거하는 단계, 금속층이 노출된 부분을 도전성 페이스트로 충진하는 단계, 필름층의 나머지를 제거하는 단계 및 도전성 페이스트가 충진된 금속층에 절연층 및 금속층을 순차적으로 적층하는 단계를 포함하는 인쇄회로기판의 제조방법으로 인쇄회로기판을 용이하게 제조할 수 있다.