박막 커패시터
    2.
    发明授权

    公开(公告)号:KR101912282B1

    公开(公告)日:2018-10-29

    申请号:KR1020160160290

    申请日:2016-11-29

    Abstract: 본발명의일 실시형태는기판상에복수의유전체층과제1 및제2 전극층이번갈아배치된바디및 상기바디의외측에배치된제1 및제2 전극패드를포함하며, 상기바디내에는복수의비아가배치되고, 상기복수의비아중 제1 비아는상기제1 전극층과제1 전극패드를연결하되, 바디의일면에서상기기판에인접한최하층제1 전극층까지관통하고, 상기복수의비아중 제2 비아는상기제2 전극층과제2 전극패드를연결하되, 바디의일면에서상기기판에인접한최하층제2 전극층까지관통하며, 상기바디의상면에서관통되어기판이노출되도록분리슬릿이배치되며, 상기복수의제1 비아및 복수의제2 비아는상기분리슬릿을기준으로거울상으로배치된박막커패시터를제공한다.

    박막 커패시터
    6.
    发明公开
    박막 커패시터 有权
    薄膜陶瓷电容器

    公开(公告)号:KR20180016228A

    公开(公告)日:2018-02-14

    申请号:KR20160160290

    申请日:2016-11-29

    CPC classification number: H01G4/33 H01G2/065 H01G4/30

    Abstract: 본발명의일 실시형태는기판상에복수의유전체층과제1 및제2 전극층이번갈아배치된바디및 상기바디의외측에배치된제1 및제2 전극패드를포함하며, 상기바디내에는복수의비아가배치되고, 상기복수의비아중 제1 비아는상기제1 전극층과제1 전극패드를연결하되, 바디의일면에서상기기판에인접한최하층제1 전극층까지관통하고, 상기복수의비아중 제2 비아는상기제2 전극층과제2 전극패드를연결하되, 바디의일면에서상기기판에인접한최하층제2 전극층까지관통하며, 상기바디의상면에서관통되어기판이노출되도록분리슬릿이배치되며, 상기복수의제1 비아및 복수의제2 비아는상기분리슬릿을기준으로거울상으로배치된박막커패시터를제공한다.

    Abstract translation: 本发明的一个实施例包括多个介电层的任务1 mitje第二电极层交替地布置成与主体和第一mitje包括第二电极焊盘布置在所述主体外侧的基板上的多个设置在所述本体的通孔的 其中,所述多个通孔中的第一通孔将所述第一电极层任务的所述一个电极焊盘连接至所述主体一侧上与所述衬底相邻的最低层第一电极层, 并且第二电极层连接到第一电极焊盘和第二电极层,第二电极焊盘连接到第二电极层,第二电极层在主体的一侧上邻近基板, 多个第二通孔提供相对于隔离狭缝以镜像方式布置的薄膜电容器。

    박막 커패시터 및 그 제조방법
    7.
    发明授权
    박막 커패시터 및 그 제조방법 有权
    薄膜电容器及其制造方法

    公开(公告)号:KR101792414B1

    公开(公告)日:2017-11-01

    申请号:KR1020160061227

    申请日:2016-05-19

    Abstract: 본개시에따른박막커패시터는기판상에제1 및제2 전극층과유전체층이교대로적층되어이루어진바디, 바디내에배치되며제1 전극층과전기적으로연결된복수의제1 비아및 제2 전극층과전기적으로연결되며제1 비아와교대로배치된복수의제2 비아, 바디의상면에배치되며복수의제1 비아와연결된제1 연결전극및 복수의제2 비아와연결된제2 연결전극및 제1 및제2 연결전극상에배치되며, 복수의제1 및제2 비아주위에형성된제1 및제2 전극패드를포함한다.

    Abstract translation: 在根据本发明的薄膜电容器是第一mitje第二电极层和所述介电层设置在堆叠交替形成体,所述主体电连接到所述多个第一通孔并连接到第一电极层和电的第二电极耦合到所述衬底 权利要求经由布置在第一多个和移位第二通孔,设置在所述主体的上表面上并连接到所述第一连接电极,第二连接和多个第二通孔连接到通孔电极,所述多个第一和所述第一mitje第二连接电极 以及围绕多个第一和第二通孔形成的第一和第二电极焊盘。

Patent Agency Ranking