-
公开(公告)号：KR101680115B1
公开(公告)日：2016-11-29
申请号：KR1020100017747
申请日：2010-02-26
Applicant: 삼성전자주식회사
IPC: H01L23/00 , H01L23/498
CPC classification number: H01L24/50 , H01L23/4985 , H01L24/06 , H01L2224/0401 , H01L2224/0405 , H01L2224/05553 , H01L2224/06155 , H01L2224/14155 , H01L2224/16225 , H01L2224/16227 , H01L2224/73204 , H01L2924/01005 , H01L2924/01006 , H01L2924/01029 , H01L2924/01033 , H01L2924/01047 , H01L2924/0105 , H01L2924/01078 , H01L2924/01079 , H01L2924/01082 , H01L2924/14
Abstract: 라우팅공간이확보된탭 패키지용반도체칩이제공된다. 탭패키지용반도체칩은센터영역과엣지영역을포함하는접속면, 접속면의엣지영역에배치되어입력신호를제공받는다수의입력패드, 접속면의엣지영역에배치되어제1 출력신호를제공하는다수의제1 출력패드, 및접속면의센터영역에배치되어제2 출력신호를제공하는다수의제2 출력패드를포함한다.
Abstract translation: 公开了一种用于带式自动接合（TAB）封装的半导体芯片。 半导体芯片包括连接表面，其包括连接到芯片的内部电路的一组输入焊盘，并且用于将外部信号传送到内部电路，该组输入焊盘包括芯片上的所有输入焊盘。 连接表面包括连接到芯片的内部电路的一组输出焊盘，并将内部芯片信号传送到芯片外部，该组输出焊盘包括芯片上的所有输出焊盘。
-
公开(公告)号：KR1020150142153A
公开(公告)日：2015-12-22
申请号：KR1020140070358
申请日：2014-06-10
Applicant: 삼성전자주식회사
CPC classification number: G09G3/3688 , G09G2310/027 , G09G2320/0285
Abstract: 본발명의하나의실시예에따른액정표시장치는, 액정표시장치는, 복수의화소를포함하는디스플레이부및 상기디스플레이부를제어하며, 상기디스플레이부내 상기화소제어시, 크로스토크유발조건을검출하여상기검출된조건에따라감마전압을보상하여보상된계조전압을제공하는감마전압보상블록을포함한다.
Abstract translation: 根据本发明的实施例，液晶显示装置包括：显示单元，包括多个像素; 以及伽马电压补偿块，用于控制显示单元，并且当控制显示单元中的像素时，通过检测串扰触发条件并根据检测到的条件来补偿伽马电压来提供补偿的灰度电压。
-
3.发明授权공통 데이터 디멀티플렉싱을 이용하는 데이터 레지스터구조를 갖는 패널 소오스 드라이버 및 이의 동작모드제어방법 有权具有使用公共数据解复用的数据寄存器结构的面板源驱动器及其操作模式控制方法
公开(公告)号：KR100604917B1
公开(公告)日：2006-07-28
申请号：KR1020040090441
申请日：2004-11-08
Applicant: 삼성전자주식회사
Inventor： 강창식
IPC: G09G3/36
CPC classification number: G09G3/3688 , G09G3/2011 , G09G3/3614 , G09G2310/027 , G09G2310/0297
Abstract: 드라이버 셀의 높이를 감소시키기 위해 공통 데이터 디멀티플렉싱(common data demultiplexing)을 이용하는 데이터 레지스터 구조를 갖는 패널 소오스 드라이버 및 이의 동작모드 제어방법이 개시된다. 상기 패널 소오스 드라이버에서는 데이터 레지스터들의 앞단에서 공통 데이터 디멀티플렉싱(common data demultiplexing)을 이용함으로써 종래기술에서 데이터 레지스터들과 디코더들 사이에 삽입되는 디멀티플렉서들이 모두 제거된다. 이에 따라 상기 패널 소오스 드라이버에서는 드라이버 셀들의 높이가 감소되며 따라서 칩 면적이 감소되는 장점이 있다.
-
公开(公告)号：KR100782306B1
公开(公告)日：2007-12-06
申请号：KR1020060002878
申请日：2006-01-10
Applicant: 삼성전자주식회사
Inventor： 강창식
CPC classification number: G09G3/3685 , G09G3/2096 , G09G5/18
Abstract: 프레임 인식신호 발생장치, 발생방법, 및 이를 구비하는 장치가 개시된다. 데이터 라인 드라이버의 프레임 인식신호 발생장치는 수평 시작신호에 응답하여 제1논리 상태에서 제2논리 상태로 천이하고 지연된 로드 신호에 응답하여 상기 제2논리 상태에서 상기 제1논리 상태로 천이하는 신호를 발생하는 신호 발생회로와 로드 신호에 응답하여 상기 신호 발생회로로부터 출력된 상기 신호를 샘플링하여 프레임 인식신호를 발생하는 샘플링 회로를 구비한다. 상기 신호 발생회로는 상기 수평 시작신호를 셋 신호로 수신하기 위한 셋 입력단자와 상기 지연된 로드 신호를 리셋 신호로 수신하기 위한 리셋 입력단자를 구비하는 SR 래치이다. 상기 샘플링회로는 D 플립-플롭이다.
데이터 라인 드라이버, 스캔 라인 드라이버, 수평 시작신호, 로드 신호-
公开(公告)号：KR100688505B1
公开(公告)日：2007-03-02
申请号：KR1020040095891
申请日：2004-11-22
Applicant: 삼성전자주식회사
Inventor： 강창식
IPC: G09G3/36
CPC classification number: G09G3/3688 , G09G2320/066 , G09G2320/0673
Abstract: 면적이 감소된 LCD용 소스 구동 집적 회로 및 그 구동 방법이 개시된다. 본 발명에 따른 LCD용 소스 구동 집적 회로는 연속적으로 수신되는 디지털 데이터 신호들에 응답하여 아날로그 데이터 신호들을 연속적으로 출력하는 디코더; 아날로그 데이터 신호들을 연속적으로 래치하고, 출력 스트로브 신호에 응답하여 래치된 아날로그 데이터 신호들을 동시에 출력하는 샘플-홀드부; 및 래치된 아날로그 데이터 신호들의 전류들을 증가시켜, 아날로그 영상 신호들로서 출력하는 앰프부를 구비하는 것을 특징으로 한다. 본 발명에 따른 LCD용 소스 구동 집적 회로 및 그 구동 방법은 칩 사이즈와 소모 전류를 감소시킬 수 있고, R, G, B 색신호들에 대해 서로 다른 콘트라스트들로 표시할 수 있는 장점이 있다.
-
Patent Agency Ranking
公开(公告)号：KR1020060056710A
公开(公告)日：2006-05-25
申请号：KR1020040095891
申请日：2004-11-22
Applicant: 삼성전자주식회사
Inventor： 강창식
IPC: G09G3/36
CPC classification number: G09G3/3688 , G09G2320/066 , G09G2320/0673
Abstract: 면적이 감소된 LCD용 소스 구동 집적 회로 및 그 구동 방법이 개시된다. 본 발명에 따른 LCD용 소스 구동 집적 회로는 연속적으로 수신되는 디지털 데이터 신호들에 응답하여 아날로그 데이터 신호들을 연속적으로 출력하는 디코더; 아날로그 데이터 신호들을 연속적으로 래치하고, 출력 스트로브 신호에 응답하여 래치된 아날로그 데이터 신호들을 동시에 출력하는 샘플-홀드부; 및 래치된 아날로그 데이터 신호들의 전류들을 증가시켜, 아날로그 영상 신호들로서 출력하는 앰프부를 구비하는 것을 특징으로 한다. 본 발명에 따른 LCD용 소스 구동 집적 회로 및 그 구동 방법은 칩 사이즈와 소모 전류를 감소시킬 수 있고, R, G, B 색신호들에 대해 서로 다른 콘트라스트들로 표시할 수 있는 장점이 있다.
-
公开(公告)号：KR1020040081705A
公开(公告)日：2004-09-22
申请号：KR1020030041444
申请日：2003-06-25
Applicant: 삼성전자주식회사
IPC: G09G3/36
CPC classification number: G09G5/006 , G09G3/3611 , G09G2300/0426 , G09G2330/06
Abstract: PURPOSE: A bus interface method and an apparatus thereof are provided which have a high data rate and a characteristics strong to external noise. CONSTITUTION: A current mode display system(500) comprises a timing controller(502), a data transmission line, a reference transmission line and source drivers(5081-5088). The timing controller includes a transmitter(504), and the source driver includes a receiver. A low voltage differential signal(LVDS) transmitter(512) receives 18 bit RGB data as to each pixel. A LCD device(514) includes the timing controller and a plurality of source drivers(5081,...,5088). The timing controller includes a LVDS receiver(518) and a current mode transmitter(520). The system supports an extended graphic array(XGA) mode having 1024 columns and 768 rows. Each source driver drives 384 columns or channels.
Abstract translation: 目的：提供一种具有高数据速率和对外部噪声强的特性的总线接口方法及其装置。 构成：电流模式显示系统（500）包括定时控制器（502），数据传输线，参考传输线和源驱动器（5081-5088）。 定时控制器包括发射机（504），并且源驱动器包括接收机。 低电压差分信号（LVDS）发送器（512）接收每个像素的18位RGB数据。 LCD设备（514）包括定时控制器和多个源驱动器（5081，...，5088）。 定时控制器包括LVDS接收器（518）和电流模式发射器（520）。 该系统支持具有1024列和768行的扩展图形阵列（XGA）模式。 每个源驱动器驱动384列或通道。
-
公开(公告)号：KR1020020048547A
公开(公告)日：2002-06-24
申请号：KR1020000077747
申请日：2000-12-18
Applicant: 삼성전자주식회사
Inventor： 강창식
IPC: H03M1/00
Abstract: PURPOSE: A decoder is provided to detect defects of switch transistors by one time test without several tests by using a test order signal. CONSTITUTION: A decoder comprises a plurality of DC(Direct Current) voltage sources(VL1-VL8) respectively having different voltage levels, a plurality of output selecting signals(D0-D2) including information about an analog output signal, at least one test order signal(TEST) directing a normal mode or a test mode, a switch controller(350) outputting a number of the output selecting signals(D0-D2) and the same number of reversal signals of the output selecting signals(D0-D2) when directing the normal mode and supplying a number of the output selecting signals(D0-D2) and the same number of signals having same phases with the output selecting signals(D0- D2) when directing the test mode, a switch part(300) switching the plurality of DC(Direct Current) voltage sources(VL1-VL8) corresponding to the plurality of output signals of the switch controller(350).
Abstract translation: 目的：提供一种解码器，通过一次测试来检测开关晶体管的缺陷，无需通过使用测试指令信号进行多次测试。 构成：解码器包括分别具有不同电压电平的多个DC（直流）电压源（VL1-VL8），包括关于模拟输出信号的信息的多个输出选择信号（D0-D2），至少一个测试顺序 指示正常模式或测试模式的信号（TEST），输出多个输出选择信号（D0-D2）的开关控制器（350）和输出选择信号（D0-D2）的相同数量的反转信号，当 在指示测试模式时，引导正常模式并提供多个输出选择信号（D0-D2）和与输出选择信号（D0-D2）相同数量的信号，开关部分（300）切换 对应于开关控制器（350）的多个输出信号的多个DC（直流）电压源（VL1-VL8）。
-
公开(公告)号：KR1020070074844A
公开(公告)日：2007-07-18
申请号：KR1020060002878
申请日：2006-01-10
Applicant: 삼성전자주식회사
Inventor： 강창식
CPC classification number: G09G3/3685 , G09G3/2096 , G09G5/18
Abstract: A device and a method for generating a frame recognition signal, and an apparatus having the same are provided to recognize a frame using a sampling circuit for generating the frame recognition signal without modifying a PCB(Printed Circuit Board). A device for generating a frame recognition signal in a data line driver includes a signal generating circuit and a sampling circuit. The signal generating circuit generates a signal, which is changed from a first logical state to a second logical state in response to a horizontal starting signal and from the second logical state to the first logical state in response to a delayed load signal. The sampling circuit samples the signal from the signal generating circuit in response to a load signal and generates a frame recognition signal. The signal generating circuit is an S-R latch(120) having a set input terminal(S) and a reset input terminal(R).
Abstract translation: 提供了一种用于产生帧识别信号的装置和方法及其装置，用于在不修改PCB（印刷电路板）的情况下，使用用于生成帧识别信号的采样电路识别帧。 用于在数据线驱动器中产生帧识别信号的装置包括信号发生电路和采样电路。 信号发生电路响应于水平启动信号而从第一逻辑状态改变到第二逻辑状态，并且响应于延迟的负载信号产生从第二逻辑状态到第一逻辑状态的信号。 采样电路响应于负载信号对来自信号发生电路的信号进行采样，并产生帧识别信号。 信号发生电路是具有设定输入端（S）和复位输入端（R）的S-R锁存器（120）。
-
公开(公告)号：KR100539238B1
公开(公告)日：2005-12-27
申请号：KR1020030041444
申请日：2003-06-25
Applicant: 삼성전자주식회사
IPC: G09G3/36
CPC classification number: G09G5/006 , G09G3/3611 , G09G2300/0426 , G09G2330/06
Abstract: 본 발명은 부분적으로, 데이터 라인들로 데이터 신호를 수신하는(그리고, 유사하게 송신하는) 방법(그리고 해당 장치)을 제공한다. 그러한 수신 방법은 데이터선들을 각각이 N(양의 정수)개의 입력 데이터 신호들과 M 개의 기준 신호들을 가지는 그룹들로 편성하는 단계; M(양의 정수,
-
-
-
-
-
-
-
-
-
Search Results
22
records
(took 0.02 seconds)
