公开(公告)号：WO2023277302A1

公开(公告)日：2023-01-05

申请号：PCT/KR2022/004342

申请日：2022-03-28

Applicant: 삼성전자주식회사

Inventor： 김명희 ,  박태순 ,  백범기

IPC: H01L33/62 ,  H01L33/38 ,  H01L33/48 ,  H01L33/52 ,  H01L25/0753 ,  H01L2933/0016 ,  H01L2933/0066 ,  H01L33/005 ,  H01L33/382

Abstract: 무기 발광 소자, 디스플레이 모듈 및 그 제조 방법이 개시된다. 개시된 무기 발광 소자는, 제1 반도체 층과, 제2 반도체 층과, 제1 반도체 층 및 제2 반도체 층 사이에 배치된 활성층과, 제1 반도체 층과 연결된 제1 전극과, 제2 반도체 층과 연결된 제2 전극과, 제1 및 제2 전극을 함께 덮고 제1 전극 및 제2 전극에 대응하는 위치에 있는 비아홀들을 포함하는 절연층과, 비아홀들을 통해 제1 전극 및 제2 전극과 각각 연결된 제1 도전 부재 및 제2 도전 부재를 포함하며, 제1 도전 부재 및 제2 도전 부재 사이의 간격은 제1 전극 및 제2 전극 사이의 간격보다 클 수 있다.

公开(公告)号：WO2022025394A1

公开(公告)日：2022-02-03

申请号：PCT/KR2021/005553

申请日：2021-05-03

Applicant: 삼성전자주식회사

Inventor： 이동훈 ,  민성용 ,  정영기 ,  백범기 ,  이창준

IPC: H01L25/075 ,  H01L27/12 ,  H01L27/15

Abstract: 디스플레이 모듈이 개시된다. 디스플레이 모듈은 글라스 기판과 글라스 기판의 일면에 형성된 TFT(Thin Film Transistor) 층을 포함하는 TFT 기판과, TFT 층에 형성된 다수의 TFT 전극에 전기적으로 연결된 다수의 LED(Light Emitting Diode)를 포함하며, TFT 층은 다수의 LED에 각각 병렬로 연결되어 TFT 층에 발생하는 정전기를 흡수하는 다수의 희생 스위칭 소자를 포함한다.

公开(公告)号：KR1020060081832A

公开(公告)日：2006-07-13

申请号：KR1020050002261

申请日：2005-01-10

Applicant: 삼성전자주식회사

Inventor： 윤여건 ,  백범기

IPC: G02F1/1343

CPC classification number: G02F1/136213 ,  G02F1/136286

Abstract: 박막 트랜지스터 어레이를 포함하는 박막 트랜지스터 기판이 개시된다. 게이트 라인은 절연막의 하부에 배치되며 게이트 전극부를 갖는다. 채널층은 게이트 전극부와 마주보도록 절연막 상에 형성되고, 데이터 라인은 절연막 상에 배치되며, 게이트 라인과 교차하고 채널층에 연결된 소오스 전극부를 갖는다. 커플링 전극은 채널층에 연결되도록 절연막 상에 배치되며, 데이터 라인과 나란하게 배치되고, 드레인 전극부를 갖는다. 유전층은 커플링 전극을 덮고, 드레인 전극부를 개구시킨다. 화소 전극은 게이트 라인 및 데이터 라인에 의하여 형성된 영역의 일부에 배치되며 드레인 전극부와 연결되도록 유전층 상에 형성된 메인 전극 및 영역의 나머지에 배치되고 커플링 전극과 오버랩 되도록 유전층 상에 형성된 서브 전극을 포함한다. 스토리지 커패시턴스 라인은 커플링 전극과 인접한 곳을 제외하고, 영역의 내부에 형성된다. 이로써, 서브 전극 및 스토리지 커패시턴스 라인의 커플링 커패시턴스의 발생을 억제하여, 서브 전극의 전압이 일정하게 제어될 수 있다.

公开(公告)号：KR1020050107648A

公开(公告)日：2005-11-15

申请号：KR1020040032640

申请日：2004-05-10

Applicant: 삼성전자주식회사

Inventor： 유세환 ,  백범기 ,  허철 ,  이정영

IPC: G02F1/1339

Abstract: 본 발명은 액정 표시 장치 및 그 제조 방법에 관한 것이다. 본 발명에 따른 액정 표시 장치는 색부재, 상기 색부재의 상부에 형성되어 있는 공통 전극, 상기 공통 전극의 상부에 형성되어 있는 블랙 매트릭스를 포함하는 제1 기판, 상기 제1 기판과 대향하여 결합되어 있는 제2 기판, 상기 제1 및 제2 기판과의 사이에 개재되어 있는 액정층, 그리고 상기 제1 및 제2 기판과의 사이에 개재되어 있는 셀 간격 유지 부재를 포함한다. 본 발명에서는 블랙 매트릭스와 셀 간격 유지 부재를 동일한 공정으로 제조함으로써 공정 단계의 수를 감소시킬 수 있고, 제조 원가를 절감할 수 있다.

公开(公告)号：KR1020050025781A

公开(公告)日：2005-03-14

申请号：KR1020030062617

申请日：2003-09-08

Applicant: 삼성전자주식회사

Inventor： 박민욱 ,  박정준 ,  곽상기 ,  백범기 ,  이정영

IPC: G02F1/136

Abstract: A TFT(Thin Film Transistor) array panel and a manufacturing method are provided to enhance reliability in a contact portion by forming an insulating layer adjacent to a conductive layer as a convexo-concave pattern passing a boundary line of the conductive layer. A TFT array panel includes a gate line, a gate insulating layer(140), a semiconductor(151), a data line(171), a drain electrode(175), a passivation layer(180), and a pixel electrode(190). The gate line is formed on an insulating substrate. The gate insulating layer covers the gate line. The semiconductor is formed on the gate insulating layer. The date line is formed on the gate insulating layer. The drain electrode is spaced apart from the data line. The passivation layer covers both the data line and the drain electrode and includes a first contact hole obtained by using a portion of a boundary line of the drain electrode. The pixel electrode is connected with the drain electrode through the first contact hole and is formed on an upper part of the passivation layer. Both the gate insulating layer and the passivation layer disposed adjacent to the first contact hole are formed as a convexo-concave pattern, whose boundary line passes the boundary line of the drain electrode.

Abstract translation: 提供TFT（薄膜晶体管）阵列面板和制造方法，以通过形成与导电层相邻的绝缘层作为通过导电层的边界线的凸凹图案来增强接触部分的可靠性。 TFT阵列面板包括栅极线，栅极绝缘层（140），半导体（151），数据线（171），漏极（175），钝化层（180）和像素电极（190） ）。 栅极线形成在绝缘基板上。 栅极绝缘层覆盖栅极线。 半导体形成在栅极绝缘层上。 日期线形成在栅绝缘层上。 漏电极与数据线间隔开。 钝化层覆盖数据线和漏极两者，并且包括通过使用漏电极的边界线的一部分获得的第一接触孔。 像素电极通过第一接触孔与漏电极连接，形成在钝化层的上部。 栅极绝缘层和与第一接触孔相邻设置的钝化层均形成为其凹凸图案，其边界线通过漏电极的边界线。

公开(公告)号：KR1020040046388A

公开(公告)日：2004-06-05

申请号：KR1020020074311

申请日：2002-11-27

Applicant: 삼성전자주식회사

Inventor： 백범기 ,  최권영

IPC: H01L29/786

Abstract: PURPOSE: A method for manufacturing a TFT(Thin Film Transistor) substrate is provided to be capable of preventing the increase of the contact resistance between a sub data pad and a probe tip in a gross test for securing the reliability of the test. CONSTITUTION: A gate line is formed on an insulation substrate(110). At this time, the gate line includes a gate line(121), a gate pad(125), and a gate electrode(123). A gate isolating layer(140) is formed on the gate line. A semiconductor layer(151,154) is formed on the gate isolating layer. A resistive contact layer(161,163) is formed on the semiconductor layer. A data line is formed on the resistive contact layer, wherein the data line includes a data line, a drain electrode(175), a source electrode(173), and a data pad(179). A protection layer is formed on the data line. A photoresist pattern is formed on the protection layer, wherein the photoresist pattern has the first portion having the first thickness and the second portion having the second thickness. A contact hole is formed by selectively etching the protection layer and the data pad using the photoresist pattern as an etching mask for exposing the drain electrode. A convexoconcave portion is formed on the data pad. A pixel electrode(190) is connected with the drain electrode through the contact hole.

Abstract translation: 目的：提供一种用于制造TFT（薄膜晶体管）基板的方法，以便在确保测试的可靠性的总体测试中能够防止子数据焊盘和探针尖端之间的接触电阻的增加。 构成：在绝缘基板（110）上形成栅极线。 此时，栅极线包括栅极线（121），栅极焊盘（125）和栅极电极（123）。 栅极隔离层（140）形成在栅极线上。 在栅绝缘层上形成半导体层（151,154）。 电阻接触层（161,163）形成在半导体层上。 数据线形成在电阻性接触层上，其中数据线包括数据线，漏电极（175），源电极（173）和数据焊盘（179）。 在数据线上形成保护层。 光刻胶图案形成在保护层上，其中光致抗蚀剂图案具有第一部分具有第一厚度，第二部分具有第二厚度。 通过使用光致抗蚀剂图案选择性地蚀刻保护层和数据焊盘作为用于暴露漏电极的蚀刻掩模来形成接触孔。 在数据焊盘上形成凸凹部。 像素电极（190）通过接触孔与漏电极连接。

公开(公告)号：KR1020000026540A

公开(公告)日：2000-05-15

申请号：KR1019980044121

申请日：1998-10-21

Applicant: 삼성전자주식회사

Inventor： 백범기 ,  공향식 ,  김달뫼

IPC: G02F1/136

Abstract: PURPOSE: A method for manufacturing thin film transistor substrate for LCD using four masks is provided to decrease a manufacturing cost and effectively decrease a leakage current. CONSTITUTION: A gate wire and a maintaining wire are formed on an insulating substrate. The gate wire has a gate line(22) spreaded in a horizontal direction, a gate pad(26) connected to the end of the gate line(22), and a gate electrode(14) of a thin film transistor. The gate pad(26) receives a gate signal inputted from the outside and provides the received gate signal to the gate line(22). The maintaining wire has a maintaining electrode line(28) spreaded in a horizontal direction, a maintaining electrode(27) formed in a vertical direction and connected to the maintaining electrode line(28) and the gate line, and a maintaining electrode(29).

Abstract translation: 目的：提供一种使用四个掩模制造用于LCD的薄膜晶体管基板的方法，以降低制造成本并有效降低漏电流。 构成：在绝缘基板上形成栅极线和保持线。 栅极线具有沿水平方向扩展的栅极线（22），连接到栅极线（22）的端部的栅极焊盘（26）和薄膜晶体管的栅电极（14）。 栅极焊盘（26）接收从外部输入的栅极信号，并将接收到的栅极信号提供给栅极线（22）。 保持线具有在水平方向上延伸的保持电极线（28），沿垂直方向形成并与保持电极线（28）和栅极线连接的保持电极（27）和维持电极（29）， 。

公开(公告)号：KR1020090126052A

公开(公告)日：2009-12-08

申请号：KR1020080052202

申请日：2008-06-03

Applicant: 삼성전자주식회사

Inventor： 김범준 ,  이종환 ,  백범기 ,  김성만 ,  한혜리 ,  이종혁 ,  김유준

IPC: G02F1/133 ,  G02F1/136

CPC classification number: G02F1/136204 ,  G02F1/1309 ,  G02F1/1345 ,  G02F2001/136254 ,  H01L22/32 ,  H01L27/0248 ,  H01L27/12 ,  H01L27/124 ,  H01L2924/0002 ,  H01L2924/00

Abstract: PURPOSE: A TFT(Thin Film Transistor) in which a test process facilitates and a display device including the same are provided to easily perform a test process according to a structure of a shorting bar and a connection wire. CONSTITUTION: A first signal wiring is extended toward a first direction. A signal line pad is formed in one end of the first signal wiring. Shorting bars(50a, 50b) are formed in the other end of the signal wiring in order to decentralize the static electricity of the signal wiring and extended toward the first direction. A connection wiring(60) electrically connects the signal wiring and shorting bar. The first signal wiring comprises the even numbered turn and the odd numbered signal wiring and is electrically connected to the shorting bar'.

Abstract translation: 目的：提供一种其中测试过程有利的TFT（薄膜晶体管）和包括其的显示装置，以容易地根据短路棒和连接线的结构执行测试过程。 构成：第一个信号线路向第一个方向延伸。 信号线焊盘形成在第一信号布线的一端。 在信号线的另一端形成有短路棒（50a，50b），以分散信号线的静电并向第一方向延伸。 连接布线（60）电连接信号线和短路棒。 第一信号线包括偶数转和奇数信号线，并且电连接到短路棒'。

公开(公告)号：KR1020080000859A

公开(公告)日：2008-01-03

申请号：KR1020060058694

申请日：2006-06-28

Applicant: 삼성전자주식회사

Inventor： 손동일 ,  백범기 ,  신지훈 ,  전상구

IPC: G02F1/136

CPC classification number: G02F1/136286 ,  G02F1/134309 ,  G02F1/13452 ,  H01L29/786

Abstract: A display device is provided to reduce the deviation of voltage between storage electrode lines and decrease the error rate due to disconnection of the storage electrode lines. A TFT(Thin Film Transistor) substrate includes a plurality of gate lines(121), a plurality of data lines(171), pixel regions defined by the gate lines and the data lines, a plurality of pixel electrodes positioned in the pixel regions, a plurality of storage electrode lines each having a branch line parallel with the gate line or the data line and storage electrodes(133a,133b) connected to the branch line, and a plurality of connecting legs(83) each connecting adjacent storage electrode lines across the gate line or the data line. A common electrode substrate(220) includes a light shielding member(220) having a plurality of openings facing the pixel electrodes, and a common electrode formed above the light shielding member. A liquid crystal layer is formed between the TFT substrate and the common electrode substrate. Column spacers(320) are positioned between the TFT substrate and the common electrode substrate. The column spacers overlap the light shielding member while the column spacers are disposed between adjacent pixel electrodes.

Abstract translation: 提供了一种显示装置，用于减少存储电极线之间的电压偏差并降低由于存储电极线的断开引起的误码率。 TFT（薄膜晶体管）基板包括多个栅极线（121），多个数据线（171），由栅极线和数据线限定的像素区域，位于像素区域中的多个像素电极， 多个存储电极线，各自具有与栅极线或数据线平行的分支线和与分支线连接的存储电极（133a，133b），以及多个连接脚（83），每个连接腿连接相邻的存储电极线 门线或数据线。 公共电极基板（220）包括具有面向像素电极的多个开口的遮光部件（220），以及形成在遮光部件的上方的公共电极。 在TFT基板和公共电极基板之间形成液晶层。 柱间隔物（320）位于TFT基板和公共电极基板之间。 列间隔物与遮光构件重叠，而柱间隔件设置在相邻的像素电极之间。

公开(公告)号：KR1020060014328A

公开(公告)日：2006-02-15

申请号：KR1020040062972

申请日：2004-08-10

Applicant: 삼성전자주식회사

Inventor： 백범기 ,  공향식 ,  송영구 ,  허명구 ,  홍권삼 ,  엄민식

IPC: G02F1/133

CPC classification number: G02F1/1343 ,  G02F1/136227 ,  G02F1/136286 ,  G02F2001/134318 ,  G09G3/3648

Abstract: 표시특성을 향상시킬 수 있는 표시패널이 개시된다. 표시패널의 제1 표시기판에는 다수의 보조전극라인, 다수의 보조전극라인의 양단부에 결합되어 다수의 보조전극라인에 공통전압을 인가하는 제1 및 제2 공통전압라인이 구비된다. 제1 표시기판에는 다수의 보조전극라인과 평행하고, 제1 공통전압라인을 기준으로 서로 전기적으로 분리되어 있는 다수의 제1 및 제2 게이트 라인이 더 구비된다. 다수의 제1 및 제2 게이트 라인은 다수의 브릿지 전극에 의해서 전기적으로 연결된다. 따라서,