公开(公告)号：KR102245133B1

公开(公告)日：2021-04-28

申请号：KR1020140137857

申请日：2014-10-13

Applicant: 삼성전자주식회사

Inventor： 정은애 ,  최정달 ,  나카니시,토시로 ,  김유빈 ,  남갑진 ,  이동규 ,  자오,광판

IPC: H01L29/78 ,  H01L21/336

Abstract: 본발명의기술적사상은다양한크기의 finFET들을구비한로직소자의성능을향상시킬수 있고, 또한핀의스케일링에따른로직소자의성능을향상시키면서도 I/O 소자의신뢰성을향상시키고누설전류를방지할수 있는이종게이트구조의 FET를구비한반도체소자및 그제조방법을제공한다. 그반도체소자는기판; 상기기판상에형성된트리플(triple)-게이트구조의제1 핀전계효과트랜지스터(fin Field Effect Transistor: finFET); 및상기기판상에형성된더블(double)-게이트구조의제2 finFET;를포함한다.

公开(公告)号：KR1020160043455A

公开(公告)日：2016-04-21

申请号：KR1020140137857

申请日：2014-10-13

Applicant: 삼성전자주식회사

Inventor： 정은애 ,  최정달 ,  나카니시,토시로 ,  김유빈 ,  남갑진 ,  이동규 ,  자오,광판

IPC: H01L29/78 ,  H01L21/336

CPC classification number: H01L27/0886 ,  H01L21/823412 ,  H01L21/823431 ,  H01L27/1211 ,  H01L29/785

Abstract: 본발명의기술적사상은다양한크기의 finFET들을구비한로직소자의성능을향상시킬수 있고, 또한핀의스케일링에따른로직소자의성능을향상시키면서도 I/O 소자의신뢰성을향상시키고누설전류를방지할수 있는이종게이트구조의 FET를구비한반도체소자및 그제조방법을제공한다. 그반도체소자는기판; 상기기판상에형성된트리플(triple)-게이트구조의제1 핀전계효과트랜지스터(fin Field Effect Transistor: finFET); 및상기기판상에형성된더블(double)-게이트구조의제2 finFET;를포함한다.

Abstract translation: 本发明的技术思想提供了包括具有不同栅极结构的鳍场效应晶体管（FET）及其制造方法的半导体器件，其可以改善具有各种尺寸的finFET的逻辑器件的性能，从而提高逻辑的性能 同时提高I / O设备的可靠性，防止电流泄漏。 半导体器件包括：衬底; 具有形成在所述基板上的三栅极结构的第一finFET; 以及在基板上形成的具有双栅极结构的第二finFET。

公开(公告)号：KR1020150073262A

公开(公告)日：2015-07-01

申请号：KR1020130160353

申请日：2013-12-20

Applicant: 삼성전자주식회사

Inventor： 나카니시,토시로 ,  김동환 ,  김수환 ,  김유빈 ,  김진석 ,  남갑진 ,  백성권 ,  안태현 ,  정은애

IPC: H01L27/11

CPC classification number: H01L27/1104 ,  H01L27/281 ,  H01L27/283 ,  H01L51/0048 ,  H01L51/057 ,  H01L51/0575

Abstract: 에스램셀의제1 및제2 액세스트랜지스터들, 제1 및제2 풀-업트랜지스터들및 제1 및제2 풀-다운트랜지스터들은수직채널부들을각각포함한다. 이로인하여, 에스램셀의점유면적이감소되어, 고집적화된반도체소자를구현할수 있다.

Abstract translation: 第一和第二存取晶体管，第一和第二上拉晶体管以及SRAM单元的第一和第二下拉晶体管分别包括垂直沟道单元，因此，本发明通过减少占用面积来实现高集成半导体器件 的SRAM单元。