-
公开(公告)号：KR1020000015112A
公开(公告)日：2000-03-15
申请号：KR1019980034853
申请日：1998-08-27
Applicant: 삼성전자주식회사
IPC: H01L27/04
Abstract: PURPOSE: A semiconductor apparatus having latch circuit is provided to reduce leakage current during waiting period of a latch circuit. CONSTITUTION: An inverter is consisted with a P-typed MOS transistor and N-typed MOS transistor having a identical gate electrode. A source of the P-typed MOS transistor is connected with a power source and a source of the N-typed MOS transistor is connected with a ground. A drain electrode of a P-typed MOS transistor and a drain electrode of a N-typed MOS transistor of a first inverter are connected through a gate electrode and a first conductive layer. A drain electrode of a P-typed MOS transistor and a drain electrode of a N-typed MOS transistor of a second inverter are connected through a gate electrode and a second conductive layer with a property of matter having a resistance lower than the first conductive layer. The first and the second inverters are consisted latch type.
Abstract translation: 目的：提供具有锁存电路的半导体装置，以在锁存电路的等待期间减少泄漏电流。 构成：逆变器由P型MOS晶体管和具有相同栅电极的N型MOS晶体管构成。 P型MOS晶体管的源极与电源连接，N型MOS晶体管的源极与地连接。 P型MOS晶体管的漏电极和第一反相器的N型MOS晶体管的漏极通过栅电极和第一导电层连接。 P型MOS晶体管的漏电极和第二反相器的N型MOS晶体管的漏电极通过栅电极和第二导电层连接，具有电阻低于第一导电层的物质的性质 。 第一和第二个逆变器由闩锁型组成。
-
-
公开(公告)号：KR1019980073684A
公开(公告)日：1998-11-05
申请号：KR1019970009112
申请日：1997-03-18
Applicant: 삼성전자주식회사
Inventor： 김장래
IPC: H01L21/8239
Abstract: 본 발명은 메모리 셀의 신뢰성을 향상시키기 위한 반도체 장치의 제조방법에 관한 것으로, 메모리 셀이 형성되는 제1영역과, 상기 메모리 셀을 구동하는 트랜지스터가 형성되는 제2영역을 구비하는 반도체 장치의 제조방법은 반도체 기판상에 활성영역과 소자분리영역을 형성하는 단계와; 상기 반도체 기판상의 상기 제2영역의 일정영역에 문턱전압 조정을 위한 이온주입을 실시하는 단계와; 상기 반도체 기판상에 터널링을 위한 제1절연막을 형성하는 단계와; 상기 결과물 전면에 플로팅 게이트와 층간절연막을 순차적으로 적층하는 단계와; 상기 제2영역상에 적층된 상기 층간절연막과 상기 플로팅 게이트를 제거하는 단계와; 상기 제2영역의 반도체 기판상에 제2절연막을 적층하는 단계와; 상기 제2영역에 존재하는 상기 제2절연막의 일정영역만을 포토마스크공정을 이용하여 제거하는 단계와; 상기 반도체 기판의 상기 일정영역상에 제3절연막을 형성하는 단계와; 상기 결과물 전면에 게이트전극을 침적한후 패터닝하는 단계로 이루어짐을 특징으로 한다.
-
-
公开(公告)号：KR1019930018725A
公开(公告)日：1993-09-22
申请号：KR1019920003337
申请日：1992-02-29
Applicant: 삼성전자주식회사
IPC: H01L27/10
Abstract: 본 발명은 반도체장치 및 그 제조방법에 관한 것으로, 특히 제1메모리셀, 상기 제1메모리셀과 하측으로 대칭되게 형성되는 제2메모리셀을 하나의 블럭으로 했을때, 상기 블럭들이 반도체기판 전체에 걸쳐 매트릭스 모양으로 형성되어 셀어레이를 형성하는 반도체 메모장치에 있어서, 각 메모리셀 내에서 활성층이 분리되지 않고 하나의 연속된 패턴으로 이루어졌으며, 셀의 중앙으로부터 대칭으로 배치되는 활성영역, 각 메모리셀내의 상,하측에 각각 하나씩 형성되고 횡방향으로 이웃하는 메모리셀들로 그 모양이 그대로 전사되어 이웃하는 메모리셀 돌파 연결되며, 셀어레이의 임의 부분에서 상기 상,하측이 서로 연결되는 모양으로 형성되는 워드라인, 상기 워드라인과는 평행하도록 형성되고, 하나의 셀내에 있는 상기 워드라인 각각에 대해 셀내측 위치하도록 배치되며 각 셀마다 두개의 게이트가 형성되는 구동트랜지스터의 게이트, 각 메모리셀의 중앙부에 위치하여 횡방향으로 이웃하는 메모리셀들로 그 모양이 그대로 전사되어 이웃하는 셀들과 연결되는 모양으로 형성되는 제1일정전원선, 상기 제1일정전원선과 같은 노선을 달리며 횡방향으로 이웃하는 메모리셀들로 그 모양이 그대로 전사되어 이웃하는 메모리셀들과 연결되는 모양으로 형성되는 제2일정전원선, 상기 제2일정전원선의 양측에 각각 하나씩 배치되며, 상기 일부가 상기 제2일정전원선과 각각 연결되는 제1 및 제2부하소자, 및 각 메모리셀내의 좌, 후측에 각각 하나씩 형성되어 종방향으로 이웃하는 메모리셀들과 연결되는 비트라인을 포함하는 것을 특징으로 하는 반도체 메모리장치 및 그 제조방법을 제공한다. 따라서 SRAM장치의 고속화, 고집적화 및 셀안정화를 달성할 수 있다.
-
Patent Agency Ranking
公开(公告)号：KR1019930015098A
公开(公告)日：1993-07-23
申请号：KR1019920006678
申请日：1992-04-21
Applicant: 삼성전자주식회사
IPC: H01L29/772
Abstract: 내용 없음
-
-
-
公开(公告)号：KR100165344B1
公开(公告)日：1999-02-01
申请号：KR1019950046906
申请日：1995-12-05
Applicant: 삼성전자주식회사
Inventor： 김장래
IPC: H01L21/76
Abstract: 본 발명은 불휘발성 기억장치의 소자분리 방법에 관한 것으로, 소정의 영역에 비트콘택홀이 형성되는 활성영역을 포함하는 불휘발성 기억장치의 소자분리 방법에 있어서, 반도체기판의 정해진 영역에 반도체기판과 동일한 도전형의 불순물로 도우핑된 제1 불순물 영역을 형성하고, 상기 제1 불순물 영역상에 소자분리 영역인 필드산화막을 형성한 후, 상기 필드산화막 아래의 제1 불순물 영역 내에 상기 제1 불순물 영역보다 높은 농도를 갖는 제2 불순물 영역을 형성하여, 상기 비트콘택홀 사이의 필드산화막 아래에도 상기 제1 불순물 영역에 의해 둘러싸여지는 제2 불순물 영역을 형성하는 것을 특징으로 하는 불휘발성 기억장치의 소자분리 방법을 제공한다. 본 발명에 의하면, 필드산화막의 폭을 감소시킬 수 있어 불휘발성 기억장치의 집적도를 증가시킬 수 있다.
-
公开(公告)号：KR1019970053368A
公开(公告)日：1997-07-31
申请号：KR1019950046906
申请日：1995-12-05
Applicant: 삼성전자주식회사
Inventor： 김장래
IPC: H01L21/76
Abstract: 본 발명은 불휘발성 기억장치의 소자분리 방법에 관한 것으로, 소정의 영역에 비트콘택홀이 형성되는 활성영역을 포함하는 불휘발성 기억장치의 소자분리 방법에 있어서, 반도체기판의 정해진 영역에 반도체기판과 동일한 도전형의 불순물로 도우핑된 제1 불순물 영역을 형성하고, 상기 제1 불순물 영역상에 소자분리 영역인 필드산화막을 형성한 후, 상기 필드산화막 아래의 제1 불순물 영역 내에 상기 제1 불순물 영역보다 높은 농도를 갖는 제2 불순물 영역을 형성하여, 상기 비트콘택홀 사이의 필드산화막 아래에도 상기 제1 불순물 영역에 의해 둘러싸여지는 제2 불순물 영역을 형성하는 것을 특징으로 하는 불휘발성 기억장치의 소자분리 방법을 제공한다. 본 발명에 의하면, 필드산화막의 폭을 감소시킬 수 있어 불휘발성 기억장치의 집적도를 증가시킬 수 있다.
-
-
-
-
-
-
-
-
-
Search Results
36
records
(took 0.018 seconds)
