-
公开(公告)号：KR1020050108637A
公开(公告)日：2005-11-17
申请号：KR1020040033590
申请日：2004-05-12
Applicant: 삼성전자주식회사
Inventor： 김창래
IPC: G06F9/24
CPC classification number: G06F9/4401
Abstract: 본 발명은 파워 업 시 메인 데이터(예를 들면, 부트 코드)를 안정적으로 로딩하기 위한 메모리 시스템 및 메인 데이터 로딩 방법에 관한 것이다. 본 발명에 따른 메모리 시스템은 메인 데이터 및 더미 데이터를 저장하는 메모리와 파워-업 시 더미 데이터를 반복적으로 로딩한 후에 더미 데이터가 미리 설정된 기준 데이터와 일치할 때 메인 데이터를 로딩하는 컨트롤러를 포함한다. 본 발명에 의하면, 파워 업 시 메인 데이터의 로딩 페일을 방지할 수 있다.
-
公开(公告)号：KR1020010025799A
公开(公告)日：2001-04-06
申请号：KR1019990036830
申请日：1999-09-01
Applicant: 삼성전자주식회사
Inventor： 김창래
IPC: G11C7/00
Abstract: PURPOSE: A semiconductor memory device is provided to minimize load and the number of a data line as preventing each of a plurality of memory cell array blocks from sharing an inner data line with different memory cell array blocks. CONSTITUTION: The memory device includes N memory cell array blocks(BLOCK1,BLOCK2,BLOCK3,BLOCK4), MxN sense amps, M data outputting portions(11-18), MxK data lines for reading, M data inputting portions, MxK write drivers and MxK data lines for writing. The sense amps one by one amplify MxK data which is simultaneously read from the N memory cell array blocks and then output. The M data outputting portions temporarily latch MxK output data of the sense amps transmitted by K output data and then sequentially output by one at one time through K times. The MxK data lines connect the sense amps and the data outputting portions with K:1 and transmit MxK output data of the sense amps to the data output portions by K output data. The data inputting portions latch a data, which are sequentially inputted by one at one time through K times, simultaneously to be written to the N memory cell array blocks and then simultaneously output. The write drivers, to which MxK output data of the data inputting portion are transmitted by one, simultaneously write to the memory cell array blocks. The data lines for writing connect the M data inputting portions and the MxK write drivers with 1:K and transmit MxK output data of the data inputting portions to the write drivers by one.
Abstract translation: 目的：提供半导体存储器件以最小化数据线的负载和数量，以防止多个存储单元阵列块中的每一个与不同存储单元阵列块共享内部数据线。 构成：存储器件包括N个存储单元阵列块（BLOCK1，BLOCK2，BLOCK3，BLOCK4），MxN读出放大器，M个数据输出部分（11-18），用于读取的MxK数据线，M个数据输入部分，MxK写入驱动器和 MxK数据线用于写入。 感测放大器逐个放大从N个存储单元阵列块同时读取的MxK数据，然后输出。 M数据输出部分暂时锁存由K个输出数据发送的感测放大器的MxK输出数据，然后一次通过K次顺序地输出一个。 MxK数据线将感测放大器和数据输出部分与K：1连接，并通过K个输出数据将感测放大器的MxK输出数据发送到数据输出部分。 数据输入部分将通过K次同时一次顺序地输入的数据同时锁存在N个存储单元阵列块中，然后同时输出。 写入驱动器，数据输入部分的MxK输出数据被发送一个，同时写入存储单元阵列块。 用于写入的数据线将M个数据输入部分和MxK写入驱动器以1：K连接，并将数据输入部分的MxK输出数据发送到写入驱动器1。
-
公开(公告)号：KR100172438B1
公开(公告)日：1999-03-30
申请号：KR1019950055750
申请日：1995-12-23
Applicant: 삼성전자주식회사
Inventor： 김창래
IPC: G11C5/14
Abstract: 1. 청구범위에 기재된 발명이 속하는 기술 분야
외부입력신호에 의한 네가티브 언더쇼트(negative undershoot)가 제거된 입력 패드의 회로에 관한 것이다.
2. 발명이 해결하려고 하는 기술적 과제
입력신호의 천이로 인한 네가티브 언더쇼트에 의한 영향을 억제하는 입력패드의 회로를 제공함에 있다.
3. 발명의 해결방법의 요지
버퍼와 연결되고 외부입력신호가 수신되는 본딩패드를 포함하며 입력신호의 천이로 인하여 네가티브 언더쇼트에 의한 영향을 억제하는 반도체 메모리 장치의 입력패드의 회로에 있어서, 기판과 인접하는 피형 휄 단자 상에 엔형불순물 확산층은 상기 본딩패드와 연결되며 다른 엔형불순물확산층과 피형불순물확산층은 커플링되어 공통연결되는 복수개의 제1수단들과, 상기 제1수단들의 상기 피여 휄단자에 복수개의 제 2수단들이 접지전압단자 사이에 직렬로 연결되는 입력보호수단을 가지는 것을 요지로 한다.
4. 발명의 중요한 용도
반도체 메모리 장치의 입력패드회로에 적합하게 사용된다.-
公开(公告)号：KR1019980067257A
公开(公告)日：1998-10-15
申请号：KR1019970003183
申请日：1997-02-01
Applicant: 삼성전자주식회사
Inventor： 김창래
IPC: G11C7/00
Abstract: 본 발명은 반도체 메모리 장치에 관한 것으로서, 더 구체적으로는 반도체 메모리 장치에 대한 소정 정보를 저장하여 패키지 상태에서 상기 소정 정보를 판별할 수 있는 반도체 메모리 장치의 signature 회로에 관한 것으로서, 정상적인 동작 모드시 반도체 메모리 장치의 동작에 영향을 주는 제 1 신호가 인가되면 이에 응답하여 선택신호를 발생하는 모드 선택 회로와; 상기 모드선택부로부터 상기 선택신호가 인가될 때 활성화됨과 아울러 외부로부터 인가되는 제 2 신호와 제 3 신호의 전압차에 의한 전류 흐름을 제어하는 전류검출 제어회로로 이루어졌다.
-
-
Patent Agency Ranking
-
公开(公告)号：KR100091273B1
公开(公告)日：1995-11-04
申请号：KR1019920000299
申请日：1992-01-11
Applicant: 삼성전자주식회사
Inventor： 김창래
IPC: G11C11/407
-
-
公开(公告)号：KR1019920009061B1
公开(公告)日：1992-10-13
申请号：KR1019890020606
申请日：1989-12-30
Applicant: 삼성전자주식회사
Abstract: The fuse programming circuit is for preventing false operation of a redundant column decoder caused by voltage coupling when power it up. The circuit includes a fuse (11) connected between a power terminal and an output node (13), a resistor (12) between the output node (13) and ground, and a capacitor (10) connected between the output node (13) and ground. The capacitor (10) has capacitance larger than gate-source capacitance of an IGFET.
Abstract translation: 保险丝编程电路用于在上电时防止由电压耦合引起的冗余列解码器的错误操作。 电路包括连接在电源端子和输出节点（13）之间的熔丝（11），输出节点（13）和地之间的电阻器（12）和连接在输出节点（13）之间的电容器（10） 和地面。 电容器（10）的电容大于IGFET的栅源电容。
-
公开(公告)号：KR100372249B1
公开(公告)日：2003-02-19
申请号：KR1020000066347
申请日：2000-11-09
Applicant: 삼성전자주식회사
IPC: G11C11/4063
CPC classification number: G11C11/4085 , G11C11/406
Abstract: Disclosed is a semiconductor memory device, comprising a plurality of sub-word line drivers arranged at all memory cell array blocks in the direction of bit lines and respectively shared by two memory cell array blocks, a plurality of block sense amplifiers arranged at all memory cell array blocks in the direction of word lines and respectively shared by two memory cell array blocks, a plurality of circuit blocks respectively arranged at conjunction areas where areas accommodating sub-word line drivers and block sense amplifiers are crossed; said conjunction areas comprising one or more LA drivers adapted to drive block sense amplifiers, one or more PXiD circuits adapted to generate driving control signals to control sub-word line drivers, and-one or more BSYD circuits adapted to selectively enables LA drivers in response to transmitted block control signals; and a plurality of block control units adapted to generate upper and lower block control signals by combining column and row block address decoding signals and simultaneously activating two or more BSYD circuits with the block control signals.
Abstract translation: 公开了一种半导体存储器件，包括多个子字线驱动器，多个子字线驱动器在位线的方向上布置在所有存储器单元阵列块上并且分别由两个存储器单元阵列块共享，多个块读出放大器布置在所有存储器单元 阵列块在字线方向上并且分别由两个存储单元阵列块共享，多个电路块分别布置在容纳子字线驱动器和块读出放大器的区域交叉的结合区域处; 所述连接区域包括适于驱动区块读出放大器的一个或多个LA驱动器，适于产生驱动控制信号以控制子字线驱动器的一个或多个PXiD电路，以及 - 一个或多个BSYD电路，适于选择性地使LA驱动器响应 发送块控制信号; 以及多个块控制单元，其适于通过组合列和行块地址解码信号来生成上块和下块控制信号，并同时利用块控制信号来激活两个或更多个BSYD电路。
-
-
-
-
-
-
-
-
-
Search Results
57
records
(took 0.041 seconds)
