公开(公告)号：KR1019980083047A

公开(公告)日：1998-12-05

申请号：KR1019970018182

申请日：1997-05-12

Applicant: 삼성전자주식회사

Inventor： 김하일

IPC: H03B9/00

Abstract: 본 발명은 시스템의 전원 오프와 같은 입력 전압의 변화와 관계없이 동일한 주파수로 동작되는 클럭 발진 회로에 관한 것으로, 특정 주파수의 제 1 클럭을 발생하는 오실레이터와, 상기 제 1 클럭과 동일한 주파수의 제 2 클럭을 발생하는 링 오실레이터와, 상기 제 1 및 제 2 클럭을 입력받고, 외부로부터 입력된 제어 신호에 응답하여 상기 제 1 및 제 2 클럭 중, 어느 하나를 출력하는 멀티플렉서와, 외부로부터 입력된 제어 신호에 응답하여 상기 멀티플렉서로부터 입력된 특정 클럭을 출력하는 프로그래머블 카운터를 포함한다. 이와 같은 클럭 발진 회로에 의해서, 전원이 오프되어 시스템이 배터리 전압으로 동작되더라도, 시스템이 전원 전압으로 동작되는 경우와 동일한 주파수를 갖는 클럭을 발생시킬 수 있다.

公开(公告)号：KR1019970019038A

公开(公告)日：1997-04-30

申请号：KR1019950033243

申请日：1995-09-30

Applicant: 삼성전자주식회사

Inventor： 김하일 ,  박재현

IPC: H03K5/05

Abstract: 본 발명은 클럭 발생기를 공개한다. 클럭과 리셋신호를 입력하여 일정한 위상을 가진 클럭을 발생하는 그 발생기는, 입력한 리셋신호의 발생 유무에 따라, 클럭 주기의 소정 N(N은 자연수)배 후에 동기 신호를 출력하는 동기 신호 발생수단과, 동기 신호에 응답하여, 클럭을 분주하여 일정한 위상을 가진 클럭을 출력하는 분주수단을 구비하는 것을 특징으로 하고, 전체회로를 초기화 시켜줄 때, 클럭의 위상을 일정한 값으로 만들어 주기 때문에 회로의 검증이 용이한 효과가 있다.

公开(公告)号：KR100487946B1

公开(公告)日：2005-05-06

申请号：KR1020020051598

申请日：2002-08-29

Applicant: 삼성전자주식회사

Inventor： 김홍범 ,  박호진 ,  인성환 ,  김하일

IPC: G01R31/26 ,  G01R31/3183 ,  G11C29/56

CPC classification number: G06F11/2733 ,  G01R31/31908 ,  G01R31/31926

Abstract: 본 발명은 반도체 테스트 시스템 및 이 시스템의 테스트 방법을 공개한다. 이 시스템은 복수개의 데이터 입출력 핀들을 구비하고, 복수개의 데이터 입출력 핀들을 통하여 데이터를 입출력하는 테스터, 테스터에 의해서 테스트되는 복수개의 반도체 칩들, 및 리드 동작시에 복수개의 반도체 칩들 각각으로부터 출력되는 데이터를 순차적으로 테스터로 출력하는 리드 회로와, 라이트 동작시에 테스터로부터 입력되는 데이터를 동시에 복수개의 칩들로 동시에 인가하는 라이트 회로를 구비하는 제어회로로 구성되어 있다. 따라서, 테스터의 데이터 입출력 핀의 수에 제한되지 않고 많은 수의 반도체 칩들을 동시에 테스트하는 것이 가능하다.

公开(公告)号：KR1020000065712A

公开(公告)日：2000-11-15

申请号：KR1019990012324

申请日：1999-04-08

Applicant: 삼성전자주식회사

Inventor： 김경돈 ,  박호진 ,  정용환 ,  김하일

IPC: G11C29/00

Abstract: PURPOSE: A semiconductor IC circuit is provided to apply an internal signal for commanding an operation of a signal pad to activation voltage level without connecting the signal pad to a driver of external tester, the signal pad is fixed to activation when testing a wafer. CONSTITUTION: A semiconductor IC circuit(10) has many signal pads, and has a predetermined signal pad among many signal pads, where the signal pad is fixed to activation while testing a wafer. A test mode enable signal generator(120) responds to a power-up signal for indicating a state of an operation power-supply of the semiconductor IC circuit and a mode address for indicating the wafer test mode, and then generates a mode enable signal. The test mode driver responds to a test mode enable signal, ignores(don't care) a voltage level applied to the signal pad from the external part, and fixes an internal signal for informing an operation of the signal pad to activation.

Abstract translation: 目的：提供半导体IC电路，用于将信号焊盘的操作的内部信号施加到激活电压电平，而不将信号焊盘连接到外部测试仪的驱动器，在测试晶片时，信号焊盘固定为激活。 构成：半导体IC电路（10）具有许多信号焊盘，并且在许多信号焊盘之间具有预定的信号焊盘，其中信号焊盘在测试晶片时固定为激活。 测试模式使能信号发生器（120）响应用于指示半导体IC电路的操作电源的状态的上电信号和用于指示晶片测试模式的模式地址，然后产生模式使能信号。 测试模式驱动器响应测试模式使能信号，忽略（不在乎）来自外部部分施加到信号焊盘的电压电平，并固定内部信号以通知信号焊盘的操作激活。

公开(公告)号：KR100196424B1

公开(公告)日：1999-06-15

申请号：KR1019960014678

申请日：1996-05-06

Applicant: 삼성전자주식회사

Inventor： 김하일

IPC: G06F7/50

Abstract: 본 발명은 바이패스 경로와 리플 캐리 경로로 나누어서 선택할 수 있도록 캐리 전달 경로(Path)를 여러개로 나누어주어, 데이터 충돌을 방지하고 빠른 연산 기능을 갖도록 하는 덧셈기의 캐리 발생 회로에 관한 것이다. 이를 위해 본 발명은 인가되는 다수의 캐리 전달 신호(Pr0, Pr1, Pr2, Pr3, Pr4, Pr5, Pr6, Pr7)를 논리 연산하여 리플 캐리 경로를 나누어주기 위한 다수의 경로 제어 신호(CON1, CON2, CON3, T1, T2, T3, T4, T5, T6)를 출력하는 리플 캐리 경로 조절부, 인가되는 캐리(C-1)를 입력으로 다수의 캐리 발생 신호(Ge0, Ge1, Ge2, Ge3, Ge4, Ge5, Ge6, Ge7)와 다수의 캐리 전달 신호(Pr0, Pr1, Pr2, Pr3, Pr4, Pr5, Pr6, Pr7)에 따라 캐리 발생 여부를 결정하는 다수의 캐리 결정부(10, 30, 40, 50, 80), 및 상기 리플 캐리 경로 조절부로부터 출력되는 다수의 경로 제어 신호(CON1, CON2, CON3, T1, T2, T3, T4, T5, T6)와 상기 다수의 캐리 발생 신호에 응담해서 상기 다수의 캐리 결정부(10, 30, 40, 50)의 출력신호와 상기 일부 캐리 발생 신호와 인가되는 캐리(C-1)에 따라 발생되는 캐리를 선택적으로 출력하는 다수의 캐리 출력부(2 0, 60, 70)로 구성된다.

公开(公告)号：KR1020040020143A

公开(公告)日：2004-03-09

申请号：KR1020020051598

申请日：2002-08-29

Applicant: 삼성전자주식회사

Inventor： 김홍범 ,  박호진 ,  인성환 ,  김하일

IPC: G01R31/26 ,  G01R31/3183 ,  G11C29/56

CPC classification number: G06F11/2733 ,  G01R31/31908 ,  G01R31/31926

Abstract: PURPOSE: A semiconductor test system and a method for testing the same are provided to test a number of semiconductor chips simultaneously without limiting the number of data input and output pins. CONSTITUTION: A semiconductor test system includes a tester(20), a plurality of semiconductor chips(24-11 - 24-nm) and a control block(22). The tester(20) is provided with a plurality of data input and output pins, inputs and outputs data through the plurality of data input and output pins. The plurality of semiconductor chips(24-11¯24-nm) is tested by the tester(20). The control block(22) outputs the data outputted from the plurality of the semiconductor chips(24-11¯24-nm) to the tester(20), subsequently, during the read operation. And, the control block(22) applies the data inputted from the tester(20) to the plurality of chips, simultaneously, during the write operation.

Abstract translation: 目的：提供半导体测试系统及其测试方法，以同时测试多个半导体芯片，而不会限制数据输入和输出引脚的数量。 构成：半导体测试系统包括测试器（20），多个半导体芯片（24-11-24nm）和控制块（22）。 测试器（20）具有多个数据输入和输出引脚，通过多个数据输入和输出引脚输入和输出数据。 多个半导体芯片（24-11〜24nm）由测试器（20）测试。 在读取操作期间，控制块（22）将从多个半导体芯片（24-11〜24-nm）输出的数据输出到测试器（20）。 并且，在写入操作期间，控制块（22）将从测试器（20）输入的数据同时施加到多个芯片。

公开(公告)号：KR100316708B1

公开(公告)日：2001-12-12

申请号：KR1019990012324

申请日：1999-04-08

Applicant: 삼성전자주식회사

Inventor： 김경돈 ,  박호진 ,  정용환 ,  김하일

IPC: G11C29/00

Abstract: 웨이퍼테스트시, 소정의신호패드들로외부테스트기의드라이버와연결시키지않고도상기신호패드의작용동작을지시하는내부신호를활성화전압레벨로제공하는반도체집적회로가개시된다. 본발명의반도체집적회로는상기반도체집적회로의동작전원의상태를나타내는파워-업신호및 웨이퍼테스트모드임을지정하는모드어드레스에응답하여테스트모드인에이블신호를발생하는테스트모드인에이블신호발생회로및 테스트모드인에이블신호에응답하여외부로부터상기반도체집적회로의신호패드로인가되는전압레벨에무관(don't care)하게상기신호패드의작용동작을지시하는내부신호를활성화로유지시키는테스트모드구동부를구비한다.

公开(公告)号：KR1019990010541A

公开(公告)日：1999-02-18

申请号：KR1019970033344

申请日：1997-07-16

Applicant: 삼성전자주식회사

Inventor： 김하일

IPC: G06F11/28

Abstract: 본 발명은 수행 프로그램 자동 로딩 기능을 갖는 컴퓨터 및 주변장치에 관한 것으로, 중앙처리장치는 주변장치에서 수행되는 프로그램을 주변장치에 저장시키고자 하면 인터럽트신호를 출력시키고, 인터럽트확인신호를 수신하면 해당되는 주변장치측으로 프로그램을 전송시킨다. 주변장치는 인터럽트신호를 수신하면 인터럽트확인신호를 출력하고, 프로그램을 수신하여 프로그램메로리에 기억시킨다. 이와 같이 구성된 본 발명에 의하면, 주변장치에서 수행되어야 할 프로그램의 길이가 아무리 길더라도 필요한 서브루틴을 차례로 로드시켜 수행할 수 있다. 그러므로 프로그램메모리를 효율적으로 사용할 수 있다.

公开(公告)号：KR1019970076241A

公开(公告)日：1997-12-12

申请号：KR1019960014678

申请日：1996-05-06

Applicant: 삼성전자주식회사

Inventor： 김하일

IPC: G06F7/50

Abstract: 본 발명은 바이패스 경로와 리플 캐리 경로를 나누어서 선택할 수 있도록 캐리 전달 경로(Path)를 여러개로 나누어 주어, 데이타 충돌을 방지하고 빠른 연산 기능을 갖도록 하는 덧셈기의 캐리 발생 회로에 관한 것이다.
이를 위해 본 발명은 인가되는 다수의 캐리 전달 신호(Pr0, Pr1, Pr2, Pr3, Pr4, Pr5, Pr6, Pr7)를 논리 연산하여 리플 캐리 경로를 나누어주기 위한 다수의 경로 제어 신호(CON1, CON2, T1, T2, T3, T4, T5, T6)를 출력하는 리플 캐리 경로 조절부, 인가되는 캐리(C-1)를 입력으로 다수의 캐리 발생 신호(Ge0, Ge1, Ge2, Ge3, Ge4, Ge5, Ge6, Ge7)와 다수의 캐리 전달 신호(Pr0, Pr1, Pr2, Pr3, Pr4, Pr5, Pr6, Pr7)에 따라 캐리 발생 여부를 결정하는 다수의 캐리 결정부(10, 30, 40, 50, 80), 및 상기 리플 캐리 경로 조절부로부터 출력되는 다수의 경로 제어 신호(CON1, CON2, T1, T2, T3, T4, T5, T6)와 상기 다수의 캐리 발생 신호중 일부 캐리 발생 신호에 따라 동작하여 상기 다수의 캐리 결정부(10, 30, 40, 50)의 출력신호와 상기 일부 캐리 발생 신호와 인가되는 캐리(C-1)에 따라 캐리를 출력하는 다수의 캐리 출력부(20, 60, 70)로 구성된다.

公开(公告)号：KR1019970066799A

公开(公告)日：1997-10-13

申请号：KR1019960007534

申请日：1996-03-20

Applicant: 삼성전자주식회사

Inventor： 김하일

IPC: G06F1/24

Abstract: 본 발명은 리세트 신호를 필터링하여 정해진 시간 보다 짧은 불완전한 리세트 신호를 제거하기 위한 리세트 신호 필터링 회로에 관한 것으로, 클럭 신호(CLK)와 리세트 신호(RESET)를 입력으로 인가되는 리세트 신호(RESET)가 상기 클럭 신호(CLK)의 일정 주기 이상 액티브 상태를 유지하는지를 검출하여 검출 신호(Q4)를 출력하는 리세트 신호 검출부(1), 및 상기 클럭 신호(CLK)와 리세트 신호 검출부(1)로부터 출력되는 검출 신호(Q4)를 이용하여 상기 클럭 신호(CLK)의 일정 주기 이상 액티브 상태를 유지하는 리세트 환원 신호(ORESET)를 발생하는 리세트 신호 환원부(2)로 구성된다.
따라서 본 발명은 최소한 5주기 이상의 시간 동안 액티브 상태를 유지하여 야만 프로세서가 정상적인 동작을 수행할 수 있도록 하여, 전원이나 주변 회로가 일시적으로 불안정하여 짧은 시간 동안 리세트 신호가 액티브되는 경우에 발생되는 오동작을 방지한다.