-
公开(公告)号：KR100735018B1
公开(公告)日：2007-07-03
申请号：KR1020050085431
申请日：2005-09-13
Applicant: 삼성전자주식회사
IPC: G11C29/00
CPC classification number: G11C17/18
Abstract: 본 발명은 퓨즈 회로를 구비한 반도체 장치를 공개한다. 이 장치는 파워 업 신호에 응답하여 제1노드로 제1신호를 발생하는 제1신호 발생기, 제1신호에 응답하여 제2노드를 풀다운하는 풀다운 트랜지스터, 전원전압과 제2노드사이에 직렬 연결되고 컷팅이 되지 않았으면 제1신호에 응답하여 제2노드를 풀업하는 풀업 트랜지스터와 퓨즈, 제2노드의 신호를 버퍼하여 제어신호를 발생하고, 제2노드의 신호를 반전하여 제2노드의 신호를 반전한 신호를 발생하는 버퍼, 및 버퍼의 출력신호에 응답하여 제2노드를 리셋하는 스탠바이 리셋 트랜지스터를 구비하며, 풀다운 트랜지스터 및 스탠바이 리셋 트랜지스터의 문턱전압이 버퍼의 문턱전압에 비해서 낮은 문턱전압을 가지는 것을 특징으로 하는 복수개의 퓨즈 회로들로 구성되어 있다. 또한, 액티브시에 제2노드를 리셋하는 액티브 리셋 트랜지스터가 추가되어 구성되어 있다. 따라서, 퓨즈가 컷팅되지 않은 경우에 발생될 수 있는 원하지 않는 누설 전류를 제거할 수 있음은 물론, 퓨즈가 컷팅된 경우에 제어신호의 상태가 변화되는 것을 방지할 수 있다.
Abstract translation: 本发明公开了一种具有熔丝电路的半导体器件。 该装置包括响应于加电信号以在第一节点处产生第一信号的第一信号发生器，响应于第一信号来下拉第二节点的下拉晶体管， 上拉晶体管，用于响应于第一信号而拉高第二节点;熔丝，用于缓冲第二节点的信号;生成控制信号;反转第二节点的信号; 以及备用重置晶体管，用于响应于所述缓冲器的输出信号而重置所述第二节点，其中所述下拉晶体管和所述备用重置晶体管的阈值电压具有比所述缓冲器的阈值电压低的阈值电压 和多个熔丝电路。 另外，添加并配置用于在激活时复位第二节点的激活复位晶体管。 因此，可以消除当熔断器未被切断时可能发生的不希望的泄漏电流，并且还可以防止当熔断器被切断时控制信号的状态改变。
-
公开(公告)号：KR1020110020028A
公开(公告)日：2011-03-02
申请号：KR1020090077696
申请日：2009-08-21
Applicant: 삼성전자주식회사
IPC: H01L21/66
CPC classification number: G01R31/2891 , G01R31/2884
Abstract: PURPOSE: A semiconductor device with pads is provided to have a plurality of sensor pads considering a progressing direction of a probe, thereby maximizing efficiency of checking a probe during an EDS(Electric Die Sort) test process. CONSTITUTION: A plurality of sensor pads receives a probe signal from a test device. A sensor pad includes an insulation unit and a conductive unit arranged on the center part of the sensor pad. The conductive unit is arranged on an edge part of the sensor pad. A plurality of normal pads receives a driving signal for driving the semiconductor device.
Abstract translation: 目的：提供具有焊盘的半导体器件，以考虑探针的前进方向来具有多个传感器焊盘，从而在EDS（电焊模排序）测试过程期间最大化检查探针的效率。 构成：多个传感器垫从测试装置接收探测信号。 传感器垫包括布置在传感器垫的中心部分上的绝缘单元和导电单元。 导电单元布置在传感器垫的边缘部分上。 多个正常焊盘接收用于驱动半导体器件的驱动信号。
-
公开(公告)号：KR1020070030627A
公开(公告)日：2007-03-16
申请号：KR1020050085431
申请日：2005-09-13
Applicant: 삼성전자주식회사
IPC: G11C29/00
CPC classification number: G11C17/18
Abstract: 본 발명은 퓨즈 회로를 구비한 반도체 장치를 공개한다. 이 장치는 파워 업 신호에 응답하여 제1노드로 제1신호를 발생하는 제1신호 발생기, 제1신호에 응답하여 제2노드를 풀다운하는 풀다운 트랜지스터, 전원전압과 제2노드사이에 직렬 연결되고 컷팅이 되지 않았으면 제1신호에 응답하여 제2노드를 풀업하는 풀업 트랜지스터와 퓨즈, 제2노드의 신호를 버퍼하여 제어신호를 발생하는 버퍼, 및 버퍼의 출력신호에 응답하여 제2노드를 리셋하는 스탠바이 리셋 트랜지스터를 구비하며, 풀다운 트랜지스터 및 스탠바이 리셋 트랜지스터의 문턱전압이 버퍼의 문턱전압에 비해서 낮은 문턱전압을 가지는 것을 특징으로 하는 복수개의 퓨즈 회로들로 구성되어 있다. 또한, 액티브시에 제2노드를 리셋하는 액티브 리셋 트랜지스터가 추가되어 구성되어 있다. 따라서, 퓨즈가 컷팅되지 않은 경우에 발생될 수 있는 원하지 않는 누설 전류를 제거할 수 있음은 물론, 퓨즈가 컷팅된 경우에 제어신호의 상태가 변화되는 것을 방지할 수 있다.
-
公开(公告)号：KR100316708B1
公开(公告)日：2001-12-12
申请号：KR1019990012324
申请日：1999-04-08
Applicant: 삼성전자주식회사
IPC: G11C29/00
Abstract: 웨이퍼테스트시, 소정의신호패드들로외부테스트기의드라이버와연결시키지않고도상기신호패드의작용동작을지시하는내부신호를활성화전압레벨로제공하는반도체집적회로가개시된다. 본발명의반도체집적회로는상기반도체집적회로의동작전원의상태를나타내는파워-업신호및 웨이퍼테스트모드임을지정하는모드어드레스에응답하여테스트모드인에이블신호를발생하는테스트모드인에이블신호발생회로및 테스트모드인에이블신호에응답하여외부로부터상기반도체집적회로의신호패드로인가되는전압레벨에무관(don't care)하게상기신호패드의작용동작을지시하는내부신호를활성화로유지시키는테스트모드구동부를구비한다.
-
公开(公告)号：KR1020160056168A
公开(公告)日：2016-05-19
申请号：KR1020140156247
申请日：2014-11-11
Applicant: 삼성전자주식회사
CPC classification number: H01L24/06 , H01L22/32 , H01L24/05 , H01L2224/0401 , H01L2224/04042 , H01L2224/05093 , H01L2224/05553 , H01L2224/05557 , H01L2224/05576 , H01L2224/05616 , H01L2224/0562 , H01L2224/05644 , H01L2224/05655 , H01L2224/05686 , H01L2224/0603 , H01L2224/06155 , H01L2224/06156 , H01L2224/16225 , H01L2224/48229 , H01L2924/181 , H01L2924/00014 , H01L2924/05042 , H01L2924/05442 , H01L2924/00012
Abstract: 반도체디바이스는메인패드부와, 메인패드부의적어도일측가장자리영역에메인패드부와이격되도록형성된서브패드부를포함하고, 서브패드부는메인패드부와단락되는제1 상태와, 상기메인패드부와개방되는제2 상태중 어느하나의상태로동작한다.
Abstract translation: 本发明提供一种能够有效利用小型半导体器件的有限空间的多功能焊盘以及包括该多功能焊盘的半功能焊盘。 半导体器件包括主焊盘部分和形成在主焊盘部分的至少一侧的周边区域中的子焊盘部分，使得焊盘部分与主焊盘部分间隔开。 辅助焊盘部分在辅助焊盘部分与主焊盘部分短路的第一状态或者辅助焊盘部分从主焊盘部分打开的第二状态下工作。
-
Patent Agency Ranking
公开(公告)号：KR1020150068140A
公开(公告)日：2015-06-19
申请号：KR1020130153991
申请日：2013-12-11
Applicant: 삼성전자주식회사
IPC: G11C29/42
CPC classification number: G11C29/42 , G06F11/1008 , G06F11/1048 , G06F11/2215 , G11C11/40 , G11C29/78 , G11C2029/0411
Abstract: 본발명에따른반도체메모리장치는, 메모리셀들; 쓰기동작시에러정정코드를이용하여데이터비트에대응하는적어도하나의패리티비트를발생하고, 읽기동작시상기적어도하나의패리티비트를이용하여상기메모리셀들로부터읽혀진상기데이터비트의에러를정정하는에러정정회로; 및테스트동작시 TMRS 정보를근거로하여상기메모리셀들로부터읽혀진데이터비트혹은패리티비트의에러정정/리던던시리페어동작을선택적으로수행하는테스트회로를포함한다.
Abstract translation: 根据本发明的半导体存储器件包括存储器单元，纠错电路，其通过在写入操作中使用纠错码产生对应于数据位的至少一个奇偶校验位，并且校正从该读出的数据位的错误 通过在读取操作中使用至少一个奇偶校验位的存储器单元，以及测试电路，其基于测试操作中的TMRS信息选择性地执行奇偶校验位或从存储器单元读取的数据位的纠错和冗余修复操作。
-
7.发明授权웨이퍼 번인 테스트에 사용하기 적합한 전압 발생기제어방법 및 전압 발생기의 동작제어를 위한 제어회로를갖는 반도체 메모리 장치 失效用于晶片老化测试和电压发生器控制电路中使用的电压发生器的控制方法
公开(公告)号：KR100470997B1
公开(公告)日：2005-03-10
申请号：KR1020020054429
申请日：2002-09-10
Applicant: 삼성전자주식회사
IPC: G11C5/14
CPC classification number: G11C5/145 , G11C5/146 , G11C29/006 , G11C29/02 , G11C29/021 , G11C29/12005 , G11C29/1201
Abstract: 웨이퍼 번인 테스트에 사용하기 적합한 전압 발생기 제어방법 및 전압 발생기의 동작제어를 위한 제어회로를 갖는 반도체 메모리 장치가 개시된다. 노말 전원전압보다 높거나 낮은 레벨의 전압을 발생하기 위한 전압 발생기를 적어도 하나이상 구비한 반도체 메모리 장치에서 특정 동작모드 동안에 상기 전압 발생기를 제어하기 위한 방법은, 상기 특정 동작모드의 진입을 알리는 신호에 응답하여 상기 전압 발생기(들)의 동작을 차단하고, 상기 특정 동작모드에서 필요한 전압을 상기 장치의 외부에서 전압 패드를 통해 인가하는 것을 특징으로 한다.
-
8.发明公开웨이퍼 번인 테스트에 사용하기 적합한 전압 발생기제어방법 및 전압 발생기의 동작제어를 위한 제어회로를갖는 반도체 메모리 장치 失效用于控制电压发生器的方法，该电压发生器适用于具有用于电压发生器操作控制的控制电路的半导体测试和半导体存储器件
公开(公告)号：KR1020030084549A
公开(公告)日：2003-11-01
申请号：KR1020020054429
申请日：2002-09-10
Applicant: 삼성전자주식회사
IPC: G11C5/14
CPC classification number: G11C5/145 , G11C5/146 , G11C29/006 , G11C29/02 , G11C29/021 , G11C29/12005 , G11C29/1201
Abstract: PURPOSE: A method for controlling a voltage generator appropriate to be used in a wafer burn-in test and a semiconductor memory device having a control circuit for operation control of the voltage generator are provided, which maintain an increase rate of a high voltage constantly even when a high external power supply voltage is applied during the burn-in test. CONSTITUTION: According to the method for controlling a high voltage generator during a specific operation mode in a semiconductor memory device comprising at least more than one high voltage generator(100) to generate a high voltage(VPP) higher than a normal power supply voltage, the operation of the above high voltage generators are blocked in response to a signal informing the entrance of the above specific operation mode, and a high voltage required in the above specific operation mode is applied through a pad from the external of the above device. The above specific operation mode is an operation mode for the wafer burn-in test.
Abstract translation: 目的：提供一种用于控制适用于晶片老化测试的电压发生器的方法和具有用于电压发生器的操作控制的控制电路的半导体存储器件，其保持恒定的高电压增加率 当在老化测试期间施加高的外部电源电压时。 构成：根据用于在包括至少多于一个的高压发生器（100）的半导体存储器件中的特定操作模式期间控制高电压发生器的方法以产生高于正常电源电压的高电压（VPP） 上述高电压发生器的操作响应于通知上述特定操作模式的入口的信号被阻止，并且上述特定操作模式中所需的高电压通过来自上述装置的外部的焊盘施加。 上述具体操作模式是晶片老化测试的操作模式。
-
9.发明公开웨이퍼 테스트시 외부 전압 공급원을 사용하지 않고 활성화된 테스트 신호를 발생하는 반도체 집적회로 失效用于提供内部信号的半导体IC电路，用于激活电压水平，不通过激活外部测试仪驱动固定的信号垫进行测试
公开(公告)号：KR1020000065712A
公开(公告)日：2000-11-15
申请号：KR1019990012324
申请日：1999-04-08
Applicant: 삼성전자주식회사
IPC: G11C29/00
Abstract: PURPOSE: A semiconductor IC circuit is provided to apply an internal signal for commanding an operation of a signal pad to activation voltage level without connecting the signal pad to a driver of external tester, the signal pad is fixed to activation when testing a wafer. CONSTITUTION: A semiconductor IC circuit(10) has many signal pads, and has a predetermined signal pad among many signal pads, where the signal pad is fixed to activation while testing a wafer. A test mode enable signal generator(120) responds to a power-up signal for indicating a state of an operation power-supply of the semiconductor IC circuit and a mode address for indicating the wafer test mode, and then generates a mode enable signal. The test mode driver responds to a test mode enable signal, ignores(don't care) a voltage level applied to the signal pad from the external part, and fixes an internal signal for informing an operation of the signal pad to activation.
Abstract translation: 目的：提供半导体IC电路，用于将信号焊盘的操作的内部信号施加到激活电压电平，而不将信号焊盘连接到外部测试仪的驱动器，在测试晶片时，信号焊盘固定为激活。 构成：半导体IC电路（10）具有许多信号焊盘，并且在许多信号焊盘之间具有预定的信号焊盘，其中信号焊盘在测试晶片时固定为激活。 测试模式使能信号发生器（120）响应用于指示半导体IC电路的操作电源的状态的上电信号和用于指示晶片测试模式的模式地址，然后产生模式使能信号。 测试模式驱动器响应测试模式使能信号，忽略（不在乎）来自外部部分施加到信号焊盘的电压电平，并固定内部信号以通知信号焊盘的操作激活。
-
-
-
-
-
-
-
-
-
Search Results
10
records
(took 0.02 seconds)
