公开(公告)号：KR1020020051178A

公开(公告)日：2002-06-28

申请号：KR1020000080728

申请日：2000-12-22

Applicant: 삼성전자주식회사

Inventor： 안재영 ,  강만석 ,  최지환 ,  남정임

IPC: H01L21/3213

Abstract: PURPOSE: A gate pattern of semiconductor devices is provided to improve profiles of both sidewalls of a gate electrode oxide by additionally forming an oxygen diffusion improving layer between a polysilicon pattern for the gate electrode and a gate upper insulating layer. CONSTITUTION: A gate pattern of semiconductor devices comprises a semiconductor substrate(100), a gate oxide(102) formed on the semiconductor substrate(100), a polysilicon pattern(104) for a gate electrode formed on the gate oxide(102), an oxygen diffusion improving layer(106) formed on the polysilicon pattern(104), a gate upper insulating layer(108) formed on the oxygen diffusion improving layer(106), and gate electrode oxides(110) formed with an equal thickness due to the role of the oxygen diffusion improving layer(106) by an oxidation of both sidewalls of the polysilicon pattern(104).

Abstract translation: 目的：提供半导体器件的栅极图案，以通过在用于栅电极的多晶硅图案和栅极上绝缘层之间另外形成氧扩散改善层来改善栅电极氧化物的两个侧壁的轮廓。 构成：半导体器件的栅极图案包括半导体衬底（100），形成在半导体衬底（100）上的栅极氧化物（102），形成在栅极氧化物（102）上的用于栅电极的多晶硅图案（104） 形成在多晶硅图案（104）上的氧扩散改善层（106），形成在氧扩散改善层（106）上的栅极上绝缘层（108）以及由于 通过氧化多晶硅图案（104）的两个侧壁的氧扩散改善层（106）的作用。

公开(公告)号：KR1019970007486A

公开(公告)日：1997-02-21

申请号：KR1019950020817

申请日：1995-07-14

Applicant: 삼성전자주식회사

Inventor： 오석환 ,  남정임 ,  여정호 ,  여기성

IPC: G03F7/00

Abstract: 신규한 반도체 메모리 소자의 미세패턴 형성방법에 관한 것으로, 특히 차세대 고집적 반도체 소자 개발에 이용될 수 있는 0.1㎛ 이하의 미세패턴 형성방법이 개시되어 있다.
미세패턴의 형성방법으로 높은 두께, 소정 길이 및 미세한 선폭을 갖는 패턴을 형성하는 경우, 패턴의 쓰러짐을 방지하기 위하여 패턴의 소정 부위에 상기 패턴의 선폭보다 큰 지지수단(TAP)를 부착한 것을 특징으로 하는 미세 패턴 형성방법이다.
본 발명에 의하면 근본으로 패턴의 쓰러짐을 방지할 수 있고, 이와 병행하게 디바이스에 적용되는 포커스마진(FOCUS MARGIN)도 향상이 가능할 뿐만 아니라, 더 나아가 초고집적 반도체 소자의 신뢰성도 증가시키는데에 도모할 것이다.

公开(公告)号：KR100165411B1

公开(公告)日：1999-03-20

申请号：KR1019950020817

申请日：1995-07-14

Applicant: 삼성전자주식회사

Inventor： 오석환 ,  남정임 ,  여정호 ,  여기성

IPC: G03F7/00

Abstract: 신규한 반도체 메모리 소자의 감광막 패턴 형성방법에 관한 것으로, 특히 차세대 고집적 반도체 소자 개발에 이용될 수 있는 0.1㎛이하의 미세 물질과 패턴을 형성하는 데 개재되는 미세 감광막 패턴 형성 방법이 개시되어 있다.
본 발명에 의한 미세 패턴 형성 방법은 반도체 기판 상에 감광막을 형성한다. 감광막을 노광 및 현상하여, 라인형의 긴 몸체 및 몸체의 중간부분 또는 말단 부분에 몸체의 선폭 보다 큰 선폭 부분을 가지는 감광막 패턴을 형성한다. 몸체로 미세 감광막 패턴이 이루어지며, 큰 선폭부분으로 지지 수단이 이루어진다. 지지 수단은 미세 감광막 패턴을 지지하여 쓰러짐을 방지한다.
이때, 미세 감광막 패턴의 끝 또는 중간부분에 몸체, 즉, 미세 감광막 패턴 선폭의 적어도 2배(혹은 1.5배)이상의 큰 선폭의 지지수단을 형성한다.

公开(公告)号：KR1019980068042A

公开(公告)日：1998-10-15

申请号：KR1019970004474

申请日：1997-02-14

Applicant: 삼성전자주식회사

Inventor： 남정임

IPC: H01L21/027

Abstract: 본 발명은 반도체장치의 마스크 제조방법에 관해 개시한다.
본 발명에 의한 반도체장치의 마스크 제조방법에서는 마스크의 셀 영역을 형성할 때 스크라이브 라인의 오버레이 키 영역에 오버레이 키도 함께 설계한다.
따라서 종래 기술에서 처럼 오버레이 키를 형성하는 과정에서 E빔의 스폿사이즈의 변경에 따른 설계 기준점이 달라져서 오버레이의 정확성 저하되는 것을 방지하여 오버레이의 정확도를 높일 수 있으므로 오버레이 측정결과와 디바이스 상에서의 차이를 제거할 수 있다.