公开(公告)号：KR1020160031399A

公开(公告)日：2016-03-22

申请号：KR1020150093415

申请日：2015-06-30

Applicant: 삼성전자주식회사

Inventor： 유정호 ,  이병찬 ,  노현호 ,  박용국 ,  구본영 ,  조진영

IPC: H01L29/78 ,  H01L29/737

Abstract: 반도체장치및 그제조방법이제공된다. 상기반도체장치는, 기판상에제1 방향으로연장되고, 상기제1 방향과교차하는제2 방향으로이격되어형성된제1 및제2 액티브핀, 상기제1 및제2 액티브핀 상에, 상기제2 방향으로연장되어형성된게이트구조물, 상기제1 액티브핀 상에형성되고, 상기게이트구조물의적어도일측에배치되는제1 반도체패턴, 상기제2 액티브핀 상에형성되고, 상기게이트구조물의적어도일측에배치되는제2 반도체패턴을포함하되, 상기제1 반도체패턴은, 제1 반도체물질을포함하는제1 패턴과, 상기제1 및제2 액티브핀 사이의상기제1 패턴의하부에배치되고, 상기제1 반도체물질과다른제2 반도체물질을포함하는제2 패턴을포함하고, 상기제2 반도체패턴은, 상기제1 반도체물질을포함하는제3 패턴과, 상기제1 및제2 액티브핀 사이의상기제3 패턴의하부에배치되고, 상기제2 반도체물질을포함하고, 상기제2 패턴과접하는제4 패턴을포함한다.

Abstract translation: 提供了一种半导体器件及其制造方法。 半导体器件包括：第一和第二有源引脚，其在基板上沿第一方向延伸并且在与第一方向交叉的第二方向上分别形成; 形成为在第一和第二有源销上沿第二方向延伸的栅极结构; 第一半导体图案，其形成在所述第一有源引脚上并设置在所述栅极结构的至少一侧; 以及第二半导体图案，其形成在所述第二有源引脚上并且设置在所述栅极结构的至少一侧。 第一半导体图案包括包括第一半导体材料的第一图案和设置在第一图案之下的第一和第二有源销之间的第二图案，并且包括与第一半导体材料不同的第二半导体材料。 第二半导体图案包括第三图案，其包括第一半导体材料，以及设置在第三图案之下的第一和第二有源销之间的第四图案，包括半导体材料，并与第二图案接触。

公开(公告)号：KR1020160116598A

公开(公告)日：2016-10-10

申请号：KR1020150044546

申请日：2015-03-30

Applicant: 삼성전자주식회사

Inventor： 김진범 ,  김남규 ,  노현호 ,  서동찬 ,  이병찬 ,  정수진 ,  조진영 ,  구본영

IPC: H01L29/78 ,  H01L29/66

CPC classification number: H01L29/785 ,  H01L29/0649 ,  H01L29/16 ,  H01L29/161 ,  H01L29/165 ,  H01L29/7848 ,  H01L29/7856

Abstract: 반도체소자는제1 방향으로연장되고, 돌출부들및 리세스부를포함하는액티브핀 구조물을포함하는기판, 상기제1 방향과교차하는제2 방향으로연장되고상기액티브핀 구조물의돌출부들을감싸는복수의게이트구조물들, 상기게이트구조물들사이의액티브핀 구조물에형성되고, 상기리세스부의하부를채우는제1 에피택시얼패턴, 상기제1 에피택시얼패턴상에, 상기리세스부의측벽과접하도록형성되는제2 에피택시얼패턴, 그리고상기제1 및제2 에피택시얼패턴상에, 상기리세스부내부를채우는제3 에피택시얼패턴을포함하고, 상기제1 에피택시얼패턴은제1 불순물농도의제1 불순물영역을포함하고, 상기제2 에피택시얼패턴은상기제1 불순물농도보다낮은제2 불순물농도의제2 불순물영역을포함하고, 그리고상기제3 에피택시얼패턴은상기제2 불순물농도보다높은제3 불순물농도의제3 불순물영역을포함한다. 상기반도체소자는우수한전기적특성을가질수 있다.