公开(公告)号：KR102230198B1

公开(公告)日：2021-03-19

申请号：KR1020140127189A

申请日：2014-09-23

Applicant: 삼성전자주식회사

Inventor： 김진범 ,  김철성 ,  배덕한 ,  구본영

IPC: H01L29/78 ,  H01L21/336

CPC classification number: H01L29/7809 ,  H01L29/41783 ,  H01L21/823821 ,  H01L21/823871 ,  H01L27/0924 ,  H01L29/41791 ,  H01L29/66545 ,  H01L29/7831 ,  H01L29/7848 ,  H01L29/785 ,  H01L21/823814 ,  H01L29/165

Abstract: 반도체 장치는. NMOS 영역 및 PMOS 영역을 포함하며, 돌출 패턴을 구비하는 기판; 상기 기판의 상기 NMOS 영역 및 상기 PMOS 영역 상에 각각 형성되고, 상기 돌출 패턴과 교차하며 상기 기판의 상면에 평행한 제1 방향을 따라 연장하는 제1 및 제2 게이트 구조물들; 상기 제1 및 제2 게이트 구조물들의 양측 상에 각각 형성되는 제1 및 제2 소스/드레인 영역들; 및 상기 제1 및 제2 소스/드레인 영역들 상부에 각각 형성되는 제1 및 제2 콘택 플러그들;을 포함하고, 상기 제1 콘택 플러그의 바닥면이 상기 제2 콘택 플러그의 바닥면보다 낮거나 실질적으로 동일한 레벨 상에 위치한다.

公开(公告)号：KR102224849B1

公开(公告)日：2021-03-08

申请号：KR1020150040828A

申请日：2015-03-24

Applicant: 삼성전자주식회사

Inventor： 김진범 ,  이관흠 ,  강현재 ,  구본영 ,  김석훈 ,  문강훈 ,  박재영 ,  이병찬 ,  이선영 ,  이초은 ,  이한기 ,  정수진 ,  허양

IPC: H01L29/78 ,  H01L21/768

CPC classification number: H01L29/785 ,  H01L29/7842 ,  H01L21/76831 ,  H01L29/0649 ,  H01L29/0657 ,  H01L29/1054 ,  H01L29/42364 ,  H01L29/66795 ,  H01L29/7848

Abstract: 소자 분리막으로 둘러싸인 하부 핀 활성 영역 및 상기 소자 분리막의 상면으로부터 돌출한 상부 핀 활성 영역을 포함하는 핀 활성 영역, 상기 상부 핀 활성 영역의 상면 및 측면들 상의 게이트 패턴, 및 상기 게이트 패턴의 옆의 상기 핀 활성 영역 내에 형성된 소스/드레인 영역을 포함하고, 상기 게이트 패턴은 상기 소자 분리막 상으로 연장하고, 상기 소스/드레인 영역은 트렌치 및 상기 트렌치를 채우는 에피택셜 막들을 포함하고, 상기 트렌치는 바닥면 및 측벽들을 포함하고, 상기 측벽들은 제1 측벽들 및 상기 제1 측벽들과 상기 바닥면을 연결하는 제2 측벽들을 포함하고, 상기 트렌치의 바닥면은 상기 게이트 패턴 아래의 상기 소자 분리막의 상기 상면보다 낮고, 상기 트렌치의 상기 제2 측벽들은 경사진 {111} 면을 갖는 반도체 소자가 설명된다.

公开(公告)号：KR102251060B1

公开(公告)日：2021-05-14

申请号：KR1020150048181

申请日：2015-04-06

Applicant: 삼성전자주식회사

Inventor： 김진범 ,  김철성 ,  문강훈 ,  허양 ,  구본영

IPC: H01L29/78

Abstract: 본발명의실시예에따른반도체장치는, 기판상에배치되는두 개이상의활성핀들, 활성핀들과교차하며연장되는게이트전극, 및게이트전극의양측에서, 활성핀들상에배치되는소스/드레인영역을포함한다. 소스/드레인영역은, 각각의활성핀으로부터성장되고제1 농도의게르마늄(Ge)을포함하는제1 영역들, 및제1 영역들의사이에배치되며, 제1 농도보다높은제2 농도의게르마늄(Ge)을포함하는제2 영역을포함한다.

公开(公告)号：KR102221224B1

公开(公告)日：2021-03-03

申请号：KR1020150022261

申请日：2015-02-13

Applicant: 삼성전자주식회사

Inventor： 김진범 ,  성하규

IPC: H01L29/78 ,  H01L21/3205

Abstract: 반도체장치의제조방법이제공된다. 상기반도체장치의제조방법은, 제1 영역및 제2 영역이정의된기판을준비하고, 상기제1 및제2 영역에각각, 제1 액티브핀과제2 액티브핀을형성하고, 상기기판상에, 상기제1 및제2 액티브핀과교차하는방향으로각각, 제1 게이트구조물과제2 게이트구조물을형성하고, 상기제1 게이트구조물의일측면에인접한상기제1 액티브핀에제1 리세스를형성하고, 상기제1 리세스내부에제1 에피택셜층을형성하고, 상기제1 에피택셜층 상에, 제1 실리사이드막을형성하고, 상기제2 게이트구조물의일측면에인접한상기제2 액티브핀에제2 리세스를형성하고, 상기제2 리세스내부에제2 실리사이드막을형성하는것을포함하되, 상기제2 실리사이드막은니켈(Ni)과백금(Pt)을포함한다.

公开(公告)号：KR102219295B1

公开(公告)日：2021-02-23

申请号：KR1020140095008

申请日：2014-07-25

Applicant: 삼성전자주식회사

Inventor： 김석훈 ,  김진범 ,  이관흠 ,  이병찬 ,  이초은 ,  정수진

IPC: H01L29/786 ,  H01L21/336

Abstract: 미세화된전자소자가포함하는트랜지스터의채널영역에스트레인을가할수 있는스트레인유발층을형성할수 있는반도체소자및 이의제조방법을제공한다. 본발명에따른반도체소자는채널영역을가지는기판, 상기기판상에제공되고상기채널영역의양측에제1 방향을따라서위치되는한 쌍의소스/드레인영역및 상기채널영역상에제공되고상기제1 방향과다른제2 방향을따라서연장되는게이트전극패턴, 상기채널영역과상기게이트전극패턴사이에배치되는게이트유전막및 상기게이트전극패턴과상기게이트유전막의측면을덮는게이트스페이서를포함하는게이트구조체를포함하며, 한쌍의상기소스/드레인영역중 적어도하나의소스/드레인영역은, 제1 스트레인유발층및 제2 스트레인유발층을포함하며, 상기제1 스트레인유발층은상기채널영역의측면과상기제2 스트레인유발층사이에배치되어상기게이트유전막의적어도일부분과접한다.

公开(公告)号：KR102137372B1

公开(公告)日：2020-07-24

申请号：KR1020140017850

申请日：2014-02-17

Applicant: 삼성전자주식회사

Inventor： 김진범

IPC: H01L21/336

公开(公告)号：KR102137368B1

公开(公告)日：2020-07-24

申请号：KR1020140019729

申请日：2014-02-20

Applicant: 삼성전자주식회사

Inventor： 김진범 ,  전택수

IPC: H01L29/78 ,  H01L21/336

公开(公告)号：KR1020170065729A

公开(公告)日：2017-06-14

申请号：KR1020150171651

申请日：2015-12-03

Applicant: 삼성전자주식회사

Inventor： 김진범 ,  문강훈 ,  이초은 ,  전경엽 ,  정수진 ,  정해건 ,  허,양

IPC: H01L29/78 ,  H01L21/8234 ,  H01L29/417 ,  H01L29/66 ,  H01L29/423 ,  H01L21/3065 ,  H01L21/306

CPC classification number: H01L29/66795 ,  H01L21/02381 ,  H01L21/0243 ,  H01L21/02433 ,  H01L21/02532 ,  H01L21/30604 ,  H01L29/0847 ,  H01L29/66545 ,  H01L29/66636 ,  H01L29/7848

Abstract: 반도체소자의제조방법을제공한다. 방법은, 활성패턴에형성된예비게이트구조체에의해노출된활성패턴을식각하여, 활성패턴에델타영역을정의하는예비리세스영역을형성하고, 예비리세스영역에희생막을형성한후, 희생막및 델타영역을식각하여, U자단면을갖는리세스영역을형성하는것을포함한다.

Abstract translation: 提供了一种制造半导体器件的方法。 该方法包括蚀刻由在有源图案中形成的初始栅极结构暴露的有源图案，以在有源图案中形成限定Δ区域的空位区域，并在空位区域中形成牺牲层， 蚀刻该三角形区域以形成具有U形横截面的凹陷区域。

公开(公告)号：KR1020170059234A

公开(公告)日：2017-05-30

申请号：KR1020150163323

申请日：2015-11-20

Applicant: 삼성전자주식회사

Inventor： 김진범 ,  강명길 ,  문강훈 ,  이초은 ,  정수진 ,  최민희 ,  허양 ,  신동석 ,  이관흠 ,  정회성

IPC: H01L29/78 ,  H01L21/8234 ,  H01L27/11 ,  H01L29/66

CPC classification number: H01L27/1104 ,  H01L23/485 ,  H01L23/5283 ,  H01L27/0886 ,  H01L29/0847 ,  H01L29/161 ,  H01L29/456

Abstract: 반도체장치는제1 및제2 영역들을갖는기판의상기제1 영역상에형성된제1 액티브핀, 상기기판의상기제2 영역상에형성된복수의제2 액티브핀들, 상기제1 및제2 액티브핀들상에각각형성된제1 및제2 게이트구조물들, 상기제1 게이트구조물에인접한상기제1 액티브핀 상에형성된제1 소스/드레인층 구조물, 및상기제2 게이트구조물에인접한상기제2 액티브핀들의상면에공통적으로접촉하며상기제1 소스/드레인층 구조물의최상면보다높은최상면을갖는제2 소스/드레인층 구조물을포함할수 있다.

Abstract translation: 基板上形成的所述多个第二有源针，所述第一mitje形成在第一有源销的第二区域中的两个有源销，半导体器件，所述在所述衬底的具有第一mitje第二区域中的第一区域 形成，分别在公共邻近第一源极/漏极层结构中的第二活性销的顶表面上的第一mitje第二栅极结构，和形成在所述第二栅极结构，所述第一有源销邻近该第一栅极结构 以及第二源极/漏极层结构，具有比第一源极/漏极层结构的顶表面高的顶表面。

公开(公告)号：KR101699428B1

公开(公告)日：2017-01-24

申请号：KR1020100095928

申请日：2010-10-01

Applicant: 삼성전자주식회사

Inventor： 김진범 ,  김철성 ,  이상우 ,  신유균

IPC: H01L21/24 ,  H01L21/336 ,  H01L29/78

CPC classification number: H01L29/7833 ,  H01L21/28506 ,  H01L21/28518 ,  H01L21/823814 ,  H01L29/456 ,  H01L29/6659

Abstract: 동작특성이개선된금속실리사이드층의제조방법, 반도체장치의제조방법, 상기제조방법으로제조된반도체장치가제공된다. 상기금속실리사이드층의제조방법의일 태양은기판상에금속층을순차적으로형성하고, 기판을제1 열처리하여, 기판과금속층을반응시켜프리금속실리사이드층을형성하고, GCIB(Gas Cluster Ion Beam) 공정을이용하여, 기판내에실리콘을주입하고, 기판을제2 열처리하여, 프리금속실리사이드층을금속실리사이드층으로변화시키는것을포함한다.

Abstract translation: 制造金属硅化物层的方法包括在基板上形成金属层，并且通过在基板上进行第一退火处理使基板与金属层反应来形成预金属硅化物层。 该方法还包括使用气体簇离子束（GCIB）工艺将硅注入到衬底中，并且通过在衬底上执行第二退火工艺将前金属硅化物层改变为金属硅化物层。