-
公开(公告)号：KR101821281B1
公开(公告)日：2018-01-24
申请号：KR1020110099919
申请日：2011-09-30
Applicant: 삼성전자주식회사
CPC classification number: G06F17/5036
Abstract: 본발명은회로시뮬레이션방법에관한것으로, 더욱상세하게는회로의오류를검사할수 있는회로시뮬레이션방법에관한것이다. 본발명의실시예에따르면, 회로시뮬레이션을위해서생성된넷리스트와상기회로시뮬레이션의결과로생성된웨이브폼을이용해회로의오류가검사될것이다. 따라서, 이미생성된넷리스트와디지털값을갖는웨이브폼을이용하기때문에회로의오류검사속도가빨라지고, 다양한오류검사를수행할수 있다.
Abstract translation: 电路模拟方法技术领域本发明涉及电路模拟方法，更具体地涉及能够检查电路中的错误的电路模拟方法。 根据本发明的实施例，将使用为电路仿真生成的网表和由于电路仿真而生成的波形来检查电路错误。 因此，由于使用已经生成的网表和具有数字值的波形，所以电路的错误检查速度快，并且可以执行各种错误检查。
-
公开(公告)号：KR1020130076029A
公开(公告)日：2013-07-08
申请号：KR1020110144426
申请日：2011-12-28
Applicant: 삼성전자주식회사
IPC: G01R31/3183
CPC classification number: G01R27/28 , G01R29/26 , G01R31/2853 , G01R31/31708 , G01R31/31717
Abstract: PURPOSE: A method for analyzing a coupling effect of an integrated circuit is provided to precisely calculate the coupling effect of sacrifice wires in the integrated circuit. CONSTITUTION: An integrated circuit selects second wires having effective coupling capacitance between a first wire and wires around the first wire (S100). The integrated circuit selects test signal patterns of the first wire and the second wires from signal patterns (S200). The integrated circuit calculates a coupling noise of the first wire or a coupling transition delay based on the test signal patterns (S300). [Reference numerals] (AA) Start; (BB) End; (S100) Select second wires having effective coupling capacitance between a first wire and wires around the first wire; (S200) Select test signal patterns of the first wire and the second wires from signal patterns; (S300) Calculate a coupling noise of the first wire or a coupling transition delay based on the test signal patterns
Abstract translation: 目的：提供一种用于分析集成电路耦合效应的方法，以精确计算集成电路中牺牲线的耦合效应。 构成：集成电路选择在第一线和第一线周围的线之间具有有效耦合电容的第二线（S100）。 集成电路从信号图案中选择第一布线和第二布线的测试信号图案（S200）。 集成电路基于测试信号模式计算第一线的耦合噪声或耦合转变延迟（S300）。 （附图标记）（AA）开始; （BB）结束; （S100）选择在第一线和第一线周围的线之间具有有效耦合电容的第二线; （S200）从信号图案中选择第一根导线和第二根导线的测试信号图案; （S300）基于测试信号模式计算第一线的耦合噪声或耦合转换延迟
-
公开(公告)号：KR1019970048541A
公开(公告)日：1997-07-29
申请号：KR1019950048680
申请日：1995-12-12
Applicant: 삼성전자주식회사
IPC: H03B5/00
Abstract: 본 발명은 소정 주파수의 신호를 정밀하게 발생하는 것이다.본 발명은 빠른 속도로 출력되는 신호의 주파수를 가변시킬 수 있고, 매우 높은 정밀도를 가지는 주파수의 신호를 발생하는 것으로서 마이크로 컴퓨터(1)가 소정 주파수의 신호를 발생하게 출력되는 디지탈 신호를 가변전압 발생기(2)가 직류전압으로 변환하고, 고정 발진기(3)가 출력하는 발진신호에 따라 전압/주파수 변환기(4)가 제어되면서 가변전압 발생기(2)가 변환된 직류전압에 비례하는 주파수의 신호를 발생하며, 전압/주파수변환기(4)가 발생한 신호와 기준 신호의 주파수 차 및 위상차를 위상 비교/저역 통과 필터부(5)가 검출하여 주파수 차 및 위상차에 비례하는 레벨의 전압을 발생하며, 위상 비교/저역 통과 필터부(5)의 출력신호에 따라 전압 조정 발진기(6)가 소정의 주파수를 가지 신호를 발생하고, 발생한 신호는 고정 주파수 체배기(7)에서 체배되어 위상 비교/저역 통과 필터부(5)에 기준신호로 인가함과 아울러 마이크로 컴퓨터(1)의 제어에 따라 가변 주파수 분주기(8)가 분주하여 원하는 주파수를 가지는 신호를 발생한다.
-
公开(公告)号：KR100180304B1
公开(公告)日：1999-04-01
申请号：KR1019950068622
申请日：1995-12-30
Applicant: 삼성전자주식회사
IPC: G01R31/3183 , G01R31/26 , H01L21/66
Abstract: 본 발명은 선형의 반도체 칩에 다양한 오디오 신호를 가하여 그에 대한 응답을 측정함으로써, 반도체 칩의 기능의 정상 유/무 및 반도체 자체의 성능을 자동으로 평가할 수 있는 데이터를 발생시키는 오디오 신호 발생 제어회로에 관한 것인바, 그 특징은 사용자와 연결되어 반도체를 자동 시험하기 위해 원하는 조건의 오디오 또는 교류신호를 발생시키는 지령을 내리기 위한 제어수단과, 상기 제어수단과 주소 및 데이터 버스로 연결되어 지령에 따른 주소와 주기 데이터를 분석하고 카운트하여 분석 및 카운트 결과에 따라 주파수를 증가시키거나 주소를 회전시켜 메모리에 임의의 파형 데이터를 기록하거나 읽어 자동 시험을 위한 디지털 형태의 오디오 신호를 발생시키는 디지털 신호 처리수단과, 상기 디지털 신호 처리수단에서 출력되는 디지털 형 태의 오디오 신호를 아날로그 형태의 오디오 신호로 변환하여 디지털 신호 처리영역과 아날로그 처리영역을 연결하기 위한 D/A변환수단과, 상기 D/A변환수단의 오디오 신호를 해당 주파수 대역으로 필터링하고 진폭 조정하여 반도체 시험에 필요한 오디오 신호를 최종적으로 만들어내는 아날로그 신호 처리수단으로 구성함에 있다.
-
Patent Agency Ranking
公开(公告)号：KR1019970048564A
公开(公告)日：1997-07-29
申请号：KR1019950068622
申请日：1995-12-30
Applicant: 삼성전자주식회사
IPC: G01R31/3183 , G01R31/26 , H01L21/66
Abstract: 본 발명은 선형의 반도체 칩에 다양한 오디오 신호를 가하여 그에 대한 응답을 측정함으로써, 반도체 칩의 기능의 정상 유/무 및 반도체 자체의 성능을 자동으로 평가할 수 있는 데이터를 발생시키는 오디오 신호 발생제어회로에 관한 것인 바, 그 특징은 사용자와 연결되어 반도체를 자동 시험하기 위해 원하는 조건의 오디오 또는 교류신호를 발생시키는 지령을 내리기 위한 제어수단과, 상기 제어수단과 주소 및 데이터 버스로 연결되어 지령에 따른 주소와 주기 데이터를 분석하고 카운트하여 분석 및 카운트 결과에 따라 주파수를 증가시키거나 주소를 회전시켜 메모리에 임의의 파형 데이터를 기록하거나 읽어 자동 시험을 위한 디지탈 형태의 오디오 신호를 발생시키는 디지탈 신호 처리수단과, 상기 디지탈 신호 처리 수단에서 출력되는 디지탈 � �태의 오디오 신호를 아날로그 형태의 오디오 신호로 변환하여 디지탈 신호 처리영역과 아날로그 신호 처리영역을 연결하기 위한 D/A 변환수단과, 상기 D/A 변환수단의 오디오 신호를 해당 주파수 대역으로 필터링하고 진폭 조정하여 반도체 시험에 필요한 오디오 신호를 최종적으로 만들어내는 아날로그 신호 처리수단으로 구성함에 있다.
-
公开(公告)号：KR1019970028558A
公开(公告)日：1997-06-24
申请号：KR1019950040128
申请日：1995-11-07
Applicant: 삼성전자주식회사
IPC: G01R19/165
Abstract: 본 발명은 극점검출회로에 관한 것으로, 특히 극점을 측정할 교류신호의 직류 오프셋전압을 발생하는 직류 오프셋전압 발생부; 직류 오프셋전압과 교류신호를 합성하여 직류성분을 제거하여 영교차점을 가지는 교류신호를 발생하는 신호 합성부; 영교차점을 가지는 교류신호의 포지티브 및 네가티브 극점을 검출하는 극점 검출부; 검출된 포지티브 및 네가티브 극점값에 상기 직류 오프셋전압을 합성하여 각 극점의 제로점으로부터의 전압값을 상기 측정할 교류신호의 극점값으로 출력하는 출력부를 구비한 것을 특징으로 한다.
따라서, 본 발명에서는 영전압 교차점이 없는 교류신호도 간단한 하드웨어 구성으로 용이하게 구할 수 있다.-
公开(公告)号：KR1019970016612A
公开(公告)日：1997-04-28
申请号：KR1019950030023
申请日：1995-09-14
Applicant: 삼성전자주식회사 , 페어차일드코리아반도체 주식회사
Abstract: 본 발명은 반도체 소자가 삽입되는 소켓에 전원 단자 및 주변 장치에 소정의 전원을 공급하는 전원공급부와, 상기 소켓의 삽입된 반도체 소자에서 멜로디에 해당된 신호가 출력되는 동안 구형파 펄스를 출력하는 구형파 펄스 발생부와, 상기 구형파 발생부에서 펄스가 출력되면 제1래치신호를 출력하는 제1래치부와, 상기 구형파 발생부에서 펄스가 출력되는 펄스의 한 주기가 끝나면 제2래치신호를 출력하는 제2래치부와, 상기 제1,2래치부에서 출력되는 제1,2래치신호의 사이 시간과 설정된 데이터를 비교하여 반도체 소자의 양품 여부를 판별 및 표시하는 불량 판별 및 표시부로 구성되어, 멜로디용 반도체 소자의 특성을 자동으로 판별하여 디스플레이하므로 작업자의 피료과중을 줄이고, 테스트수율을 향상시키는 멜로디 발생용 반도체 소자의 특성 스트 장치에 관한 것이다.
-
公开(公告)号：KR1020130035555A
公开(公告)日：2013-04-09
申请号：KR1020110099919
申请日：2011-09-30
Applicant: 삼성전자주식회사
CPC classification number: G06F17/5036
Abstract: PURPOSE: A circuit simulation method is provided to use a net list and a waveform with a digital value, thereby increasing error inspection speed for a circuit and performing various error inspections. CONSTITUTION: A net list is generated for a designed circuit, and the operation of the circuit is simulated by using the generated net list(S300). Errors in the circuit are inspected by using the net list and the waveform which is generated in a simulation step(S400). Errors in the circuit are inspected by using the inspection control information and the waveform. [Reference numerals] (AA) Start; (BB) End; (S100) Circuit design; (S200) Net list generation; (S300) Circuit simulation; (S400) Circuit error inspection using a waveform generated in net list and simulation;
Abstract translation: 目的：提供电路仿真方法，使用网络列表和具有数字值的波形，从而提高电路的错误检测速度并执行各种错误检查。 构成：为设计的电路生成网络列表，并通过使用生成的网络列表模拟电路的操作（S300）。 通过使用在模拟步骤中生成的网络列表和波形来检查电路中的错误（S400）。 通过使用检查控制信息和波形来检查电路中的错误。 （附图标记）（AA）开始; （BB）结束; （S100）电路设计; （S200）净列表生成; （S300）电路仿真; （S400）使用在网络列表中生成的波形进行电路错误检测和仿真;
-
公开(公告)号：KR100157110B1
公开(公告)日：1999-02-18
申请号：KR1019950040128
申请日：1995-11-07
Applicant: 삼성전자주식회사
IPC: G01R19/165
Abstract: 본 발명은 극점검출회로에 관한 것으로, 특히 극점을 측정할 교류신호의 직류 오프셋전압을 발생하는 직류 오프셋전압 발생부;직류 오프셋전압과 교류신호를 합성하여 직류성분을 제거하여 영교차점을 가지는 교류신호를 발생하는 신호 합성부;영교차점을 가지는 교류신호의 포지티브 및 네가티브 극점을 검출하는 극점 검출부;검출된 포지티브 및 네가티브 극점값에 상기 직류 오프셋전압을 합성하여 각 극점의 제로점으로부터의 전압값을 상기 측정할 교류신호의 극점값으로 출력하는 출력부를 구비한 것을 특징으로 한다.
따라서, 본 발명에서는 영전압 교차점이 없는 교류신호도 간단한 하드웨어 구성으로 용이하게 구할 수 있다.
-
-
-
-
-
-
-
-
Search Results
9
records
(took 0.019 seconds)
