-
-
公开(公告)号：KR1019990047520A
公开(公告)日：1999-07-05
申请号：KR1019970065973
申请日：1997-12-04
Applicant: 삼성전자주식회사
IPC: H01L21/00
Abstract: 본 발명은 디테이핑 장치의 캐리어 테이프 유도 장치에 관한 것이다. 본 발명의 목적은 디테이핑 공정에서 캐리어 테이프 유도 장치의 배출구에 경사면을 형성하여 포켓에 수납되어 있는 반도체 패키지를 신속하고, 반도체 패키지가 놓여 있는 상태가 일정하도록 배출하기 위한 것이다. 이러한 목적을 달성하기 위하여 본 발명은 반도체 패키지 배출구에 경사면을 구비한 캐리어 테이프 유도 장치를 제공한다. 캐리어 테이프 유도 장치는 커버 테이프가 접착된 캐리어 테이프가 지나가는 통로와 하부면을 갖는 본체, 본체의 하부면에 형성되고 포켓에 수납된 반도체 패키지를 배출하는 배출구 및 본체의 입구에 가까운 쪽의 배출구 일면에 결합되고, 캐리어 테이프가 진행하는 방향의 하향 경사면으로 이루어진 활강부를 구비하는 것을 특징으로 한다.
-
公开(公告)号：KR100173350B1
公开(公告)日：1999-04-01
申请号：KR1019950019949
申请日：1995-07-07
Applicant: 삼성전자주식회사
IPC: H01L21/68
Abstract: 반도체 칩 패키지용 트레이에 있어서, 위치 정합부가 그 반도체 칩 패키징용 트레이의 노치(notch)에 이웃하여 일체로 형성되고, 하향 돌출부 및 그 하향 돌출부내의 요홈을 갖고 있어 그 트레이들이 위치 부정합 적재되는 경우, 그 위치 부정합 적재된 트레이의 하향 돌출부가 하측의 트레이의 상부면상에 걸쳐 좌, 우로 경사지게 적재되고, 그 트레이들이 위치 정합 적재되는 경우, 그 위치 정합 적재된 트레이들의 하향 돌출부의 하측 일부가 하측의 트레이의 위치 정합부의 요홈내에 삽입되어 좌,우로 경사지지 않고 수평으로 적재된다.
-
公开(公告)号：KR1019970053691A
公开(公告)日：1997-07-31
申请号：KR1019960018996
申请日：1996-05-31
Applicant: 삼성전자주식회사
IPC: H01L23/28
Abstract: 본 발명은 반도체 칩 패키지의 패키지 몸체 외부로 돌출된 외부리드들을 교정하기 위한 리포밍 장치에 있어서, 상기 외부 리드들의 배열된 형상과 정합되는 요철 형상의 펀칭 수단을 갖고 있으며, 상기 펀칭 수단의 철(凸)부 부분의 폭이 상기 외부 리드간의 간격보다 작고, 상기 펀칭 수단의 철(凸)부 부분의 높이가 상기 외부 리드의 수직 높이와 같거나 큰 상부 다이와, 상기 외부 리드들의 말단부가 안착되는 요철 형상의 안착대를 갖고 있으며, 상기 요철 형상의 안착대의 철(凸)부 부분이 상기 외부 리드들과 각각 대응되며, 상기 안착대의 철(凸)의 폭이 상기 외부 리드들의 말단부의 폭과 같거나 큰 하부 다이를 구비하는 것을 특징으로 하는 버어(burr)를 제거하기 위한 리포밍 장치를 제공함으로써, 외부 리드에 형성된 버어를 제거하여 서로 근접한 부 리드와의 단락을 방지함으로써, 신뢰성이 개선된 반도체 칩 패키지를 생한할 수 있는 효과를 나타내는 것을 특징으로 한다.
-
公开(公告)号：KR1019970032316A
公开(公告)日：1997-06-26
申请号：KR1019950045743
申请日：1995-11-30
Applicant: 삼성전자주식회사
IPC: H05K3/22
Abstract: 본 발명은 반도체 패키지의 패키징용 튜브 홀더에 관한 것으로서, 더욱 상세하게는 반도체 패키지가 튜브에 삽입된후 튜브에 삽입되어 있는 반도체 패키지의 빠짐을 방지하기 위해 튜브 홀더를 사용할 때 패키징 백의 손상을 방지하기 위한 반도체 패키지의 패키징용 튜브 홀더에 관한 것이다. 본 발명은 반도체 패키지가 삽입되어 있는 튜브를 패키징 백에 패키징하는데 있어서, 상기 튜브의 일측 끝단에 끼움고정되는 마감용 홀더; 및 상기 튜브의 타측 끝단에 끼움 고정되는 고정용 홀더로 구성됨을 특징으로 하는 반도체 패키지의 패키징용 튜브 홀더를 제공한다. 반도체 패키지를 포장하기 위한 튜브 패킹용 홀더에 있어서, 상기 홀더의 일측 끝단에 끼움 고정되는 마감용 플러그; 및 상기 홀더의 타측 끝단에 끼움 고정되는 고정용 플러그로 구성됨을 특징으로 하는 반도체 패키지의 튜브 패킹용 홀더를 제공한다. 따라서, 상기 전술한 바에 의하면, 패키징백의 찢어짐을 방지하므로써 반도체 패키지에 가해지는 외부충격을 방지함과 동시에 습기의 침투를 방지하여 제품의 신뢰성을 향상시킬 수 있는 이점(利點)이 있다.
-
Patent Agency Ranking
公开(公告)号：KR1020050015559A
公开(公告)日：2005-02-21
申请号：KR1020030054439
申请日：2003-08-06
Applicant: 삼성전자주식회사
IPC: G11C29/00
CPC classification number: G11C29/48 , G11C29/1201 , G11C29/12015
Abstract: PURPOSE: A method for reading package map information of a semiconductor package is provided to read the information fast and correctly by using a JTAG circuit with a strobe control method. CONSTITUTION: A method for reading package map information of a semiconductor package, comprises the steps of: preparing a semiconductor package electrically connected with a semiconductor package test system including a timing generator(S00); inputting a test pattern to the semiconductor package, and operating a built-in JTAG(joint test action group) circuit of the semiconductor package(S30); reading the package map information outputting from the semiconductor package as an answer signal to the test pattern signal, by sampling plural 1 bit logic values. Wherein, the step further comprises the steps of: initiating a variable array for storing the package map information; forming a sampling array by sampling the plural 1 bit logic values from the package map information through strobe controlling the timing pulse from the timing generator; (c)comparing each sampling 1 bit logic value to the first predetermined logic value(0) of the semiconductor package test system, and deciding that it's a pass state when the n_th sampling 1 bit logic value among the sampling array is the first predetermined logic value(0), and storing the first data value(0) as n_th variable and deciding that it's a fail state when the n_th sampling 1 bit logic value among the sampling array is not the first predetermined logic value(0), and storing the second data value(1) as n_th variable; storing the variable array in the form of a file or outputting to the outside.
Abstract translation: 目的：提供一种用于读取半导体封装的封装映射信息的方法，通过使用具有选通控制方法的JTAG电路快速正确地读取信息。 一种用于读取半导体封装的封装映射信息的方法，包括以下步骤：制备与包括定时发生器（S00）的半导体封装测试系统电连接的半导体封装; 向半导体封装输入测试图案，并操作半导体封装的内置JTAG（联合测试动作组）电路（S30）; 通过对多个1位逻辑值进行采样，将从半导体封装输出的封装映射信息作为应答信号读取到测试图案信号。 其中，该步骤还包括以下步骤：启动用于存储包地图信息的可变数组; 通过从定时发生器控制定时脉冲的选通脉冲，通过从封装映射信息采样多个1位逻辑值来形成采样阵列; （c）将每个采样1位逻辑值与半导体封装测试系统的第一预定逻辑值（0）进行比较，并且当采样阵列中的第n采样1位逻辑值是第一预定逻辑时，判定其为通过状态 值（0），并且将第一数据值（0）存储为第n变量，并且当采样阵列中的第n采样1位逻辑值不是第一预定逻辑值（0）时，判定为故障状态，并且存储 第二数据值（1）为第n个变量; 以文件的形式存储变量数组或输出到外部。
-
公开(公告)号：KR100190925B1
公开(公告)日：1999-06-01
申请号：KR1019950068177
申请日：1995-12-30
Applicant: 삼성전자주식회사
IPC: H01L23/50
Abstract: 본 발명은 반도체 패키지의 리포머 다이에 관한 것으로서, 더욱 상세하게는 반도체 패키지를 리포밍 하기 위한 다이구조에 있어서, 상기 상, 하부다이를 이용하여 리포밍 하게 될 때 서로 높이가 다른 반도체 패키지에 적용할 수 있는 회전 스토퍼를 구비한 리포머 다이에 관한 것이다.
본 발명은, 반도체 패키지의 리드를 성형하기 위한 리포머 다이에 있어서, 상기 하부다이의 외측에 회전 스토퍼를 구비한 것을 특징으로 하는 회전 스토퍼를 구비한 리포머 다이를 제공한다.
따라서, 상기 전술한 바에 의하면, 소량 다품중에 적용할 수 있으며, 펀치 다이의 수명을 연장시키고 작업시간의 손실을 방지하므로써 생산성을 향상시킬 수 있는 이점(利點)이 있다.-
公开(公告)号：KR100148884B1
公开(公告)日：1998-10-01
申请号：KR1019950028813
申请日：1995-09-04
Applicant: 삼성전자주식회사
IPC: H01L23/48
Abstract: 본 발명은 반도체 칩 패키지의 외부리드가 하부다이의 고정수단의 돌출부에 걸쳐져 지지되고, 반도체 칩 패키지의 본체의 저부가 하부다이의 요홈내에 삽입되어 지지되는 상태에서 그 외부리드들이 교정될 때 반도체 칩 패키지의 본체의 상부면과, 상부다이의 펀치다이의 저부면사이에 공간이 항상 존재하도록 하여 펀치다이의 기계적인 충격에 의한 반도체 칩 패키지와 반도체 칩의 균열의 발생을 방지함은 물론 반도체 칩 패키지의 흔들림에 의한 외부리드들의 교정 불량을 방지할 수 있다. 따라서, 본 발명은 외부리드의 교정공정에서 발생하던, 기계적 충격에 의한 반도체 칩 패키지와 반도체 칩의 균열 발생을 방지할 수 있어 그 교정공정의 신뢰성을 높여주고 반도체 칩 패키지의 불량률을 저하시킴으로써 반도체 칩 패키지의 생산비를 절감할 수 있을 뿐만 아니라, 교정시간을 단축시켜 반도체 칩 패키지의 생산효율을 증가시키는 이점을 갖고 있다.
-
公开(公告)号：KR1019970018453A
公开(公告)日：1997-04-30
申请号：KR1019950028813
申请日：1995-09-04
Applicant: 삼성전자주식회사
IPC: H01L23/48
Abstract: 본 발명은 반도체 칩 패키지의 외부리드가 하부다이의 고정수단의 돌출부에 걸쳐져 지지되고, 반도체 칩 패키지의 본체의 저부가 하부다이의 요홈내에 삽입되어 지지되는 상태에서 그 외부리드 교정될 때 반도체 칩 패키지의 본체의 상부면과, 상부다이 펀치다이의 저부면사이에 공간이 항상 존재하도록 하여 펀치다이의 기계적인 충격에 의한 반도체 칩 패키지와 반도체 칩의 균열의 발생을 물론 반도체 칩 패키지의 흔들림에 의한 외부리드들의 교정 불량을 방지할 수 있다.
-
公开(公告)号：KR1019970013151A
公开(公告)日：1997-03-29
申请号：KR1019950025681
申请日：1995-08-21
Applicant: 삼성전자주식회사
IPC: H01L21/66
Abstract: 본 발명은 반도체 칩 패키지가 각각의 포켓에 탑재된 트레이를 콘베이어 벨트로 이송하여 스테이션상에 안착시킨 후 그 트레이의 저부면의 한 꼭지점만이 공정을 위한 설비의 본체의 표면에 접하도록 그 스테이션을 경사지게 하여 그 트레이에 탑재된 반도체 칩 패키지들을 확실하게 정렬시키고 또한, 그 경사진 스테이션을 진동시켜 그 트레이에 탑재된 반도체 칩 패키지들을 확실하게 정렬시킴과 아울러 그 정렬 속도는 가속화시킨다. 따라서, 본 발명은 마킹 또는 외관검사와 같이 트레이 상태로 핸들링되는 반도체 칩 패키지를 정렬시켜 마킹 불량을 감소시키고, 마킹 검사시의 정상적으로 마킹된 반도체 칩 패키지의 불량화 처리를 방지할 수 있다. 그리고, 본 발명은 자동광학검사를 할 때 CCD카메라나 레이저 스캐너의 반도체 칩 패키지의 위치 탐색을 용이하게 하여 자동광학검사를 정확성을 향상시킴으로써 반도체 칩 패키지의 외관검사의 에러발생률을 감소시킨다.
-
-
-
-
-
-
-
-
-
Search Results
18
records
(took 0.02 seconds)
