터치 스크린 내장형 액정표시패널 및 이를 구비한액정표시장치
    2.
    发明公开
    터치 스크린 내장형 액정표시패널 및 이를 구비한액정표시장치 无效
    具有内置触摸屏和液晶显示面板的液晶显示面板

    公开(公告)号:KR1020080044636A

    公开(公告)日:2008-05-21

    申请号:KR1020060113716

    申请日:2006-11-17

    Abstract: An LCD(Liquid Crystal Display) panel with a built-in touch screen and an LCD including the LCD panel are provided to form a touch pattern on the outer side of a color filter substrate so as to concentrate the range of touch pressure on a touch sensor. An LCD panel with a built-in touch screen includes a color filter substrate(100), a thin film transistor substrate(200) opposite to the color filter substrate, and a sensing unit formed on the color filter substrate and the thin film transistor substrate to sense a touch point. The sensing unit includes a touch sensor and a touch pattern(500). The touch sensor has a conductive column spacer(320) and a conductive pad(330) arranged having a predetermined distance from the conductive column spacer. The touch pattern is formed on the outer side of the color filter substrate.

    Abstract translation: 提供具有内置触摸屏的LCD(液晶显示器)面板和包括LCD面板的LCD,以在滤色器基板的外侧上形成触摸图案,以将触摸压力的范围集中在触摸 传感器。 具有内置触摸屏的LCD面板包括滤色器基板(100),与滤色器基板相对的薄膜晶体管基板(200)和形成在滤色器基板和薄膜晶体管基板上的感测单元 感觉触摸点。 感测单元包括触摸传感器和触摸图案(500)。 触摸传感器具有布置成距导电柱间隔物预定距离的导电柱间隔物(320)和导电垫(330)。 触摸图案形成在滤色器基板的外侧。

    반도체 조립 원부자재 적재기구의 제조 방법
    3.
    发明公开
    반도체 조립 원부자재 적재기구의 제조 방법 失效
    用于装配用于装配半导体的原材料的装置的方法

    公开(公告)号:KR1020020039013A

    公开(公告)日:2002-05-25

    申请号:KR1020000068885

    申请日:2000-11-20

    Inventor: 박용기

    Abstract: PURPOSE: A method for fabricating an apparatus for loading a raw material for assembling a semiconductor is provided to prevent electrostatic discharge without using additive, by performing an ion implantation process regarding the surface of the loading apparatus so that the overall characteristic of a plastic material is maintained while only the property of the surface is modified. CONSTITUTION: The prototype of the apparatus for loading the raw material for assembling the semiconductor is molded by using a high molecule plastic material. An ion implantation process is performed regarding the surface of the prototype of the molded loading apparatus to electrify the surface of the prototype.

    Abstract translation: 目的:提供用于装载用于组装半导体的原料的装置的方法,以防止静电放电而不使用添加剂,通过对装载装置的表面执行离子注入工艺,使得塑料材料的整体特性为 维持而仅表面的属性被修改。 构成:用于装载用于组装半导体的原材料的装置的原型通过使用高分子塑料材料成型。 对模制装载装置的原型的表面执行离子注入工艺,以使原型的表面带电。

    반도체용 필름 포장재
    4.
    发明公开
    반도체용 필름 포장재 无效
    半导体包装材料

    公开(公告)号:KR1020010037326A

    公开(公告)日:2001-05-07

    申请号:KR1019990044770

    申请日:1999-10-15

    Inventor: 박용기

    Abstract: PURPOSE: A semiconductor packing material is provided to reduce manufacturing cost, by using an inexpensive stacked material which improves intensity of the semiconductor packing material, and by omitting a stacking process. CONSTITUTION: A semiconductor packing material is a stacked film composed of an aluminum layer(3) and predetermined composition layers on a base film(7). At least one layer of the composition layers is composed of a polyethylene terephthalate resin layer(8) formed on the aluminum layer. The thickness of the polyethylene terephthalate resin layer is from 5 to 40 micrometers.

    Abstract translation: 目的:提供一种半导体填充材料,通过使用提高半导体填充材料的强度的廉价的堆叠材料以及省略堆叠处理来降低制造成本。 构成:半导体填充材料是在基膜(7)上由铝层(3)和预定的组成层构成的层叠膜。 至少一层组合物层由在铝层上形成的聚对苯二甲酸乙二醇酯树脂层(8)组成。 聚对苯二甲酸乙二醇酯树脂层的厚度为5〜40微米。

    반도체 패키지의 포장용 캐리어 테이프
    5.
    发明公开
    반도체 패키지의 포장용 캐리어 테이프 无效
    用于制造半导体封装的载体带

    公开(公告)号:KR1020010036077A

    公开(公告)日:2001-05-07

    申请号:KR1019990042917

    申请日:1999-10-05

    Inventor: 박용기

    CPC classification number: H01L21/6836 C09J7/22 C09J9/02 C09J11/04

    Abstract: PURPOSE: A carrier tape for casing semi-conductor package is provided, which prevents a breakage of package lead caused by structural defect of inner pocket of the carrier tape during packaging process. CONSTITUTION: A carrier tape for casing semi-conductor package is composed of tape body(10), pocket(20), and through hole(30) for conveying. The tape body(10) is a roll type tape comprising plastic sheet. Multiple grooves capable of receiving package are formed in regular intervals by press processing on the plastic sheet. The pocket(20) is composed of pocket bottom(30), pocket side(33), and lead guiding sloping side(35). The through hole(30) of the same size for conveying is formed in regular intervals so as to convey the carrier tape(100) to the direction of the package conveying device(7).

    Abstract translation: 目的:提供一种用于套管半导体封装的载带,可防止包装过程中载带内袋结构缺陷引起的封装引线损坏。 构成:用于壳体半导体封装的载带由带体(10),口袋(20)和用于输送的通孔(30)组成。 带体(10)是包括塑料片的辊型带。 通过在塑料片上的冲压加工,以规则的间隔形成能够接收包装的多个凹槽。 袋(20)由袋底(30),袋侧(33)和引导引导斜面(35)组成。 以规则的间隔形成相同尺寸的用于输送的通孔(30),以将载带(100)传送到包装输送装置(7)的方向。

    반도체 칩 포장 설비
    6.
    发明公开
    반도체 칩 포장 설비 无效
    封装半导体芯片的装置

    公开(公告)号:KR1020000031454A

    公开(公告)日:2000-06-05

    申请号:KR1019980047507

    申请日:1998-11-06

    Inventor: 박용기

    Abstract: PURPOSE: An apparatus for covering semiconductor chips is provided to prevent edge of a semiconductor chip for external stressing. CONSTITUTION: An apparatus(1) for covering semiconductor chips(200) comprises an embossed carrier(110), a cover tape(140) and a reel(150). The cover tape(140) covers the upper portion of the embossed carrier(110). The reel(150) reels the embossed carrier(110) on which the cover tape(140) is attached. Edge portions of a rectangular pocket(120) are extruded. A round process is performed to the extruded edge portions. Thereby, semiconductor chips(200) do not contact with the pocket(120) even though a stress to the embossed carrier(110) is generated.

    Abstract translation: 目的:提供一种用于覆盖半导体芯片的装置,以防止半导体芯片的边缘进行外部应力。 构成:用于覆盖半导体芯片(200)的装置(1)包括压花载体(110),盖带(140)和卷轴(150)。 覆盖带(140)覆盖压花载体(110)的上部。 卷轴(150)卷绕其上附着有盖带(140)的压花托架(110)。 矩形袋(120)的边缘部分被挤出。 对挤出的边缘部分进行圆形处理。 因此,即使产生对压纹载体(110)的应力,半导体芯片(200)也不与凹部(120)接触。

    반도체 패키지 포장용 테이프 포장 박스
    7.
    发明公开
    반도체 패키지 포장용 테이프 포장 박스 无效
    用于半导体封装的胶带包装盒

    公开(公告)号:KR1020000000676A

    公开(公告)日:2000-01-15

    申请号:KR1019980020432

    申请日:1998-06-02

    Inventor: 박용기

    CPC classification number: G11B33/022 B65D85/30

    Abstract: PURPOSE: A tape packing box for a semiconductor package is provided to generally use a taping box without regard to a tape width of a tape/reel and to maximize the packing efficiency by accepting plural tapes of a narrow width to a taping box. CONSTITUTION: The tape packing box(100) for a semiconductor package comprises:a bottom(112); four sides(110) connected to the bottom(4); an upper(114) formed in a side of the four sides(110); a wing(116) connected to the upper(114); a tape(125) in a rolled state, accepting a semiconductor package in a reel(120); and a height(W) of the sides(110) formed to be a multiple with the widest tape of the tape(125) used in a tape/reel.

    Abstract translation: 目的:提供一种用于半导体封装的胶带包装盒,以通常使用胶带盒而不考虑带/卷的带宽,并且通过接收窄带宽的多个胶带到胶带盒来最大限度地提高包装效率。 构成:用于半导体封装的带包装盒(100)包括:底部(112); 连接到底部(4)的四个边(110); 形成在所述四个侧面(110)的一侧的上部(114); 连接到所述上部(114)的翼(116); 卷绕状态的胶带(125),在卷轴(120)中接受半导体封装; 并且所述侧面(110)的高度(W)被形成为在带/卷中使用的带(125)的最宽带的倍数。

    로트 카드
    8.
    发明公开
    로트 카드 无效
    Lot卡

    公开(公告)号:KR1019990066150A

    公开(公告)日:1999-08-16

    申请号:KR1019980001820

    申请日:1998-01-22

    Abstract: 본 발명은 로트 카드에 관한 것으로, 경화공정을 진행할 경우, 보조 로트 카드를 경화챔버에 투입함으로서 종래에 메인 로트 카드를 경화챔버에 투입하여 바코드가 훼손되는 것을 방지하여 메인 로트 카드의 바코드의 훼손에 따른 바코드 리더의 리딩 에러가 발생하는 방지할 수 있어 작업능률이 증가되고, 로트 카드 수납함의 크기 변화에 대응하여 주름선을 따라 메인 로트 카드를 접어서 메인 로트 카드의 크기를 변화시킨 다음, 이 메인 로트 카드를 로트 카드 수납함에 수납함으로서 로트 카드의 관리를 쉽게 할 수 있다.

    위치 정합된 적재를 위한 트레이

    公开(公告)号:KR1019970008458A

    公开(公告)日:1997-02-24

    申请号:KR1019950019949

    申请日:1995-07-07

    Abstract: 반도체 칩 패키지용 트레이에 있어서, 위치 정합부가 그 반도체 칩 패키지용 트레이의 노치(notch)에 이웃하여 일체로 형성되고, 하향 돌출부 및 그 하향 돌출부내의 요홈을 갖고 있어 그 트레이들이 위치 부정합 적재되는 경우, 그 위치 부정합 적재된 트레이의 하향 돌출부가 하측의 트레이의 상부면상에 걸쳐져 좌·우로 경사지게 적재되고, 그 트레이들이 위치 정합 적재되는 경우, 그 위치 정합 적재된 트레이의 하향 돌출부의 하측 일부가 하측의 트레이의 위치 정합부의 요홈내에 삽입되어 좌·우로 경사지지 않고 수평으로 적재된다.

    반도체 패키지의 크랙 방지용 이송장치

    公开(公告)号:KR1019960043077A

    公开(公告)日:1996-12-23

    申请号:KR1019950011033

    申请日:1995-05-04

    Abstract: 본 발명은 반도체 패키지를 들어올리거나 놓는 모든 장치에 있어서, 특히 용이하게 장치의 수평을 잡을 수 있는 동시에 장치가 수평을 이루지 못할 경우에도 픽커가 반도체 패키지의 표면에 직접 닿지 않고, 일정한 간격을 유지함으로써 사람의 시력으로 용이하게 확인할 수 있을 정도로 반도체 패키지 표면이 깨지는 패키지 크랙과 사람의 시력으로 확인은 불가능하나 소위 디캡(Decap)을 하여 확대경으로 검사하면 확인되는 칩 크랙 등의 불량을 방지할 수 있는 동시에 미숙련자도 용이하게 픽커의 높낮이를 조정할 수 있는 표과를 나타내는 것을 특징으로 한다.

Patent Agency Ranking