-
公开(公告)号：KR100216065B1
公开(公告)日：1999-08-16
申请号：KR1019960044167
申请日：1996-10-05
Applicant: 삼성전자주식회사
Inventor： 박종영
IPC: H01L23/28
CPC classification number: H01L2224/48091 , H01L2224/73215 , H01L2924/181 , H01L2924/00014 , H01L2924/00012
Abstract: 본 발명은 리드 온 칩형(Lead On Chip type) 멀티 칩 패키지(multi chip package)에 관한 것으로서, 복수의 본딩패드를 갖는 적어도 두 개 이상의 반도체 칩들이 서로 이격되어 수평으로 배열되도록 하여 본딩패드가 형성된 면이 내부리드의 하면에 접착수단으로 부착되어 있고, 반도체 칩들의 하면에 본딩패드가 중앙부에 형성된 베이스 칩이 본딩패드가 반도체 칩들의 사이에 위치하도록 하여 부착되어 있으며, 전기적 연결수단에 의해 반도체 칩들과 베이스 칩 및 내부리드가 전기적으로 연결되어 있고, 반도체 칩들, 베이스 칩, 전기적 연결수단, 및 내부리드가 성형수지로 봉지되어 있으며, 내부리드와 일체형으로 형성되어 있는 외부리드가 성형 수지의 외부로 노출되어 있는 것을 특징으로 한다. 이에 따르면, 패키지 대비 칩 점유면적이 증가되어 패키지의 크기가 감소된다고 다기능화 및 복합화가 가능한 멀티 칩 패키지를 구현할 수 있다.
-
公开(公告)号：KR100196992B1
公开(公告)日：1999-07-01
申请号：KR1019960061049
申请日：1996-12-02
Applicant: 삼성전자주식회사
Inventor： 박종영
IPC: H01L23/48
CPC classification number: H01L2224/48091 , H01L2224/48247 , H01L2224/4826 , H01L2224/48465 , H01L2224/73215 , H01L2924/181 , H01L2924/00014 , H01L2924/00012 , H01L2924/00
Abstract: 본 발명은 반도체 패키지의 실장 밀도를 증대시킬 수 있을 뿐만 아니라 인쇄 배선 기판에 실장시 인접하는 실장 단자간의 전기적 단락 현상을 방지시킬 수 있는 리드 프레임 및 이를 구비한 칩 스케일 패키지에 관하여 기재하고 있다. 이는, 반도체칩이 장착되는 장착 영역이 형성되어 있고, 상기 장착 영역에 장착되는 반도체칩의 본딩 패드가 전기적으로 연결되는 복수개의 랜딩 리드와, 상기 랜딩 리드에 일체형으로 대응하여 도시되어 있지 않은 외부 단자에 전기적으로 연결되는 복수개의 실장 리드와, 상기 랜딩 리드 및 실장 리드를 소정 간격으로 유지시키기 위한 브리지로 이루어져 있고, 상기 실장 리드의 일측면에 돌출부가 형성된 리드 프레임; 및 복수개의 본딩 패드가 일면에 형성된 반도체칩과, 상기 반도체칩이 장착되는 장착 영역을 구비하고 상기 반도체칩의 본딩 패드에 대응하여 전기적으로 연결된 복수개의 랜딩 리드 및 상기 랜딩 리드각각에 일체형으로 대응하여 형성된 복수개의 실장 리드로 이루어진 리드 프레임과, 상기 반도체칩을 상기 장착 영역에 고정시키기 위한 접착 수단과, 상기 반도체칩 및 이의 전기적 연결 부위를 보호하기 위한 밀봉 수지로 이루어지고, 상기 리드 프레임의 실장 리드 일면에는 돌출부가 형성된 칩 스케일 패키지에 의해서 달성된다.
따라서, 본 발명에 따르면, 인쇄 배선 기판에 실장되는 반도체칩의 실장 밀도를 향상시키기 위하여 반도체칩 크기의 패키지를 제조할 때 반도체칩이 장착되고 지지되는 리드 프레임에 있어서, 외부 단자에 전기적으로 연결되는 부위를 돌출부로 형성시킴으로서 반도체칩의 집적도 증가에 의한 실장 리드간의 간격이 축소되어도 인접하는 실장 리드간의 전기적 단락 현상을 방지시킴으로서 칩 스케일 패키지의 신뢰도를 향상시킬 수 있다.-
公开(公告)号：KR1019990025707A
公开(公告)日：1999-04-06
申请号：KR1019970047430
申请日：1997-09-13
Applicant: 삼성전자주식회사
Inventor： 박종영
IPC: H01L23/00
Abstract: 본 발명에 의한 칩 스케일 패키지(chip scale package:CSP) 및 그 제조방법은, 본딩 패드가 노출되도록 상면에 보호층이 형성된 반도체 칩과, 상기 본딩 패드가 노출되도록 상기 보호층 상에 부착되며, 상기 본딩 패드와 대응하는 위치에는 관통 홀이 형성되고, 하면에는 접착제가 전면 도포된 절연 테이프와, 상기 관통 홀 주변의 절연 테이프 상면에 형성된 접속 단자와, 상기 절연 테이프 상면의 접속 단자와 연결되도록, 상기 관통 홀 내의 본딩 패드 상에 충진된 도전층 및, 상기 접속 단자와 도전층 상에 부착된 솔더 볼로 이루어져, 반도체 칩과 동등한 수준으로 패키지의 사이즈를 가져갈 수 있게 되므로, CSP의 경박단소화와 고밀도 실장이 가능하게 되고, 또한 반도체 회로 제조 공정이 완료된 칩 상태에서 거의 모든 패키징 공정이 일괄 진행되므로, 별도의 에셈블리(assembly) 공정이 필요치 않아 공정 단순화와 비용 절감을 실현할 수 있게 된다.
-
公开(公告)号：KR1019980021181A
公开(公告)日：1998-06-25
申请号：KR1019960039931
申请日：1996-09-13
Applicant: 삼성전자주식회사
Inventor： 박종영
IPC: H01L23/28
Abstract: 본 발명은 CSP(Chip Size Package) 타입의 반도체 칩 패키지 및 그 제조 방법에 관한 것으로서, 더욱 상세하게는 반도체 칩에 형성된 회로 패턴을 소정의 외부 회로와 연결하는 리드 프레임의 구조를 변경하여 반도체 칩 패키지를 경박단소화시킨 CSP 타입의 반도체 칩 패키지에 관한 것으로, 리드 프레임과, 상기 리드 프레임에 탑재되는 본딩 패드를 갖는 반도체 칩과, 상기 본딩 패드와 상기 리드 프레임의 리드를 연결하는 도전성의 와이어와, 전체를 몰딩하는 성형 수지로 이루어진 반도체 칩 패키지에 있어서, 상기 리드 프레임은 상기 반도체 칩에 부착되는 인너 리드와, 상기 인너 리드에 연장되고 외부와 전기적으로 접촉되는 소정 높이의 돌출부를 갖는 외부 리드로 구성된 것을 특징으로 한다.
-
-
Patent Agency Ranking
公开(公告)号：KR1019950003905B1
公开(公告)日：1995-04-20
申请号：KR1019920002973
申请日：1992-02-26
Applicant: 삼성전자주식회사
IPC: H01L23/04
Abstract: The semiconductor device to adhere a semiconductor chip on a die pad comprises a runner in a radial form centering around one point in the centre for adhering the semiconductor device with ease.
Abstract translation: 将半导体芯片粘附在芯片焊盘上的半导体器件包括以中心的一个点为中心的径向形式的转子，以容易地粘附半导体器件。
-
公开(公告)号：KR1019940007382B1
公开(公告)日：1994-08-16
申请号：KR1019910020725
申请日：1991-11-20
Applicant: 삼성전자주식회사
IPC: H01L23/02
CPC classification number: H01L2224/48091 , H01L2224/48247 , H01L2924/181 , H01L2924/00014 , H01L2924/00012
Abstract: The package for improving the heat radiation ratio includes a lead frame (1) with a lead frame pad (20) placed close to an inner lead (22), a pattern tape (30) with a mounting window (32) for defining the chip area, wiring lines (34), and pads (P1,P2), a chip (3) mounted by the window, a first wire (28) wiring a chip pad (26) and the pad (P1), and a second wire (38) wiring the inner lead and the pad (P2). The package is molded by a resin.
Abstract translation: 用于提高散热比的封装包括具有放置在靠近内引线（22）的引线框架焊盘（20）的引线框（1），具有用于限定芯片的安装窗（32）的图案带（30） 区域，布线（34）和焊盘（P1，P2），由窗安装的芯片（3），布线芯片焊盘（26）和焊盘（P1）的第一布线（28） （38）连接内引线和焊盘（P2）。 包装由树脂模制。
-
-
-
公开(公告)号：KR200077285Y1
公开(公告)日：1994-01-06
申请号：KR2019900015705
申请日：1990-10-15
Applicant: 삼성전자주식회사
IPC: H01L23/495
-
-
-
-
-
-
-
-
-
Search Results
61
records
(took 0.025 seconds)
