公开(公告)号：KR1020140116650A

公开(公告)日：2014-10-06

申请号：KR1020130031488

申请日：2013-03-25

Applicant: 삼성전자주식회사

Inventor： 조용기 ,  신원화 ,  문길신 ,  박철구

IPC: G06F1/32 ,  G06F1/26

Abstract: According to an embodiment of the present invention, a memory system includes a memory device including a memory cell array including a plurality of memory cells; and a memory controller controlling the memory device. The memory controller receives a deep self-refresh command from an external device and transmits a deep self-refresh entrance command in response to the received deep self-refresh command. The memory device adjusts substrate voltage provided to a substrate of the memory cell array in response to the deep self-refresh entrance command and word line voltage provided to a word line connected to the memory cell array and carries out self-refresh based on the adjusted substrate voltage and the word line voltage.

Abstract translation: 根据本发明的一个实施例，一种存储器系统包括一个存储器件，它包括一个包括多个存储单元的存储单元阵列; 以及控制存储器件的存储器控​​制器。 存储器控制器从外部设备接收深度自刷新命令，并响应于接收的深度自刷新命令发送深度自刷新入口命令。 存储装置响应于深度自刷新入口命令和提供给连接到存储单元阵列的字线的字线电压来调整提供给存储单元阵列的衬底的衬底电压，并且基于经调整的 基板电压和字线电压。

公开(公告)号：KR1020080036463A

公开(公告)日：2008-04-28

申请号：KR1020060103089

申请日：2006-10-23

Applicant: 삼성전자주식회사

Inventor： 조성범 ,  박철구

IPC: G11C29/00 ,  G11C5/14

Abstract: A semiconductor memory device and a test system of the same are provided to perform test by judging whether failure chips are caused by excessive stress or not accurately, by monitoring the level of a boosting voltage more stably rather than in burn-in test at a package state of the semiconductor memory device. A semiconductor memory device(100) generates a boosting voltage internally by receiving an external power supply voltage and receives a reference voltage from the outside, and outputs a comparison result output signal by comparing the level of the boosting voltage with the level of the reference voltage. A test equipment(200) generates the reference voltage and receives the comparison result output signal, and monitors whether an excessive test voltage is applied during package test process of the semiconductor memory device. The semiconductor memory device comprises a boosting voltage generator(11), a mode setting part(12) and a comparator(130). The boosting voltage generator generates the boosting voltage by receiving the external power supply voltage. The mode setting part generates a test mode setting signal in response to a signal applied from the outside. The comparator outputs the comparison result output signal through an output pin.

Abstract translation: 提供了一种半导体存储器件及其测试系统，通过以更稳定的方式监视升压电压的水平而不是在封装的老化测试中，通过判断故障芯片是否由过度的应力或不准确的引起来进行测试 半导体存储器件的状态。 半导体存储器件（100）通过接收外部电源电压并从外部接收参考电压而在内部产生升压电压，并且通过将升压电压的电平与参考电压的电平进行比较来输出比较结果输出信号 。 测试设备（200）产生参考电压并接收比较结果输出信号，并且监视在半导体存储器件的封装测试过程期间是否施加过多的测试电压。 半导体存储器件包括升压电压发生器（11），模式设置部分（12）和比较器（130）。 升压电压发生器通过接收外部电源电压产生升压电压。 模式设置部分响应于从外部施加的信号产生测试模式设置信号。 比较器通过输出引脚输出比较结果输出信号。

公开(公告)号：KR1020070017651A

公开(公告)日：2007-02-13

申请号：KR1020050072158

申请日：2005-08-08

Applicant: 삼성전자주식회사

Inventor： 박철구

IPC: G11C7/10

Abstract: 모드 선택 신호에 응답하여 반도체 메모리 장치의 입력핀에 노말 터미네이션 저항 또는 테스트 터미네이션 저항을 연결하는 반도체 메모리 장치의 입력핀 터미네이션 장치는 테스트 모드 레지스터 세트 신호 발생기, 및 터미네이션 저항 선택기를 포함한다. 테스트 모드 레지스터 세트 신호 발생기는 모드 선택 신호에 응답하여 테스트 모드 레지스터 세트 신호를 생성한다. 터미네이션 저항 선택기는 테스트 모드 레지스터 세트 신호에 응답하여 입력핀에 연결된 노말 터미네이션 저항을 차단시키고, 테스트 터미네이션 저항을 연결시킨다.
반도체 메모리 장치의 입력핀을 테스트 시에 터미네이션 시킴으로써 입력 신호의 노이즈 크기를 줄일 수 있어서 셋업 타임 및 홀드 타임 등의 특성이 좋아진다.