디지털 시스템에서 동적 클럭 제어 장치 및 방법
    1.
    发明授权
    디지털 시스템에서 동적 클럭 제어 장치 및 방법 有权
    数字系统中动态时钟控制的装置和方法

    公开(公告)号:KR101740338B1

    公开(公告)日:2017-05-26

    申请号:KR1020100102270

    申请日:2010-10-20

    Abstract: 본발명은디지털시스템에서 CPU 및 BUS의클럭주파수를동적으로변경하기위한것으로서, 상기디지털시스템은, 상기 CPU의동작정보에따라상기 CPU의클럭주파수의변경여부를결정하고, 상기 BUS의동작정보에따라상기 BUS의클럭주파수의변경여부를결정하는 AFS 제어부와, 상기 AFS 제어부의결정에따라상기 CPU의클럭주파수및 상기 BUS의클럭주파수를생성하는클럭제어부를포함하며, 상기 AFS 제어부는, 상기 BUS의클럭주파수를제1값으로상향변경할것을결정한경우, 상기제1값이상기 CPU의현재클럭주파수보다높으면, 상기 BUS의클럭주파수를상기제1값으로상기 CPU의클럭주파수를상기제1값보다크거나같은값으로변경할것을상기클럭제어부로요청한다.

    Abstract translation: 本发明用于动态地改变在数字系统中,数字系统是,根据CPU的操作信息的CPU和总线的时钟频率,并确定是否改变CPU的时钟频率,总线的操作的信息 取决于包括时钟控制单元,用于产生时钟频率,并根据AFS控制单元CPU的BUS的用于确定的改变的时钟频率,如果总线的时钟频率,AFS控制的确定,该AFS控制单元,所述BUS 如果受到向上的变化为第一值所确定的时钟频率,电流的所述第一值大于所述移相器CPU的时钟频率越高,总线的时钟频率比CPU的时钟频率的第一值的第一值大于 或者达到相同的价值。

    디지털 시스템에서 동적 클럭 제어 장치 및 방법
    4.
    发明公开
    디지털 시스템에서 동적 클럭 제어 장치 및 방법 有权
    数字系统中自适应频率缩放的装置和方法

    公开(公告)号:KR1020120040819A

    公开(公告)日:2012-04-30

    申请号:KR1020100102270

    申请日:2010-10-20

    Abstract: PURPOSE: A dynamic clock control device in a digital system and a method thereof are provided to reduce the power consumption of system by changing the clock frequency. CONSTITUTION: An AFS(Adaptive Frequency Scaling) control unit(110) determines whether to change the clock frequency of CPU according to CPU operation information. The AFS control unit determines whether to change the clock frequency of bus operation information. A clock control unit(120) generates the clock frequency of the CPU and the bus according to determination of the AFS control unit. The AFS control unit requests the clock control unit to change the clock frequency of the CPU into equal to or greater than a first value.

    Abstract translation: 目的:提供数字系统中的动态时钟控制装置及其方法,通过改变时钟频率来降低​​系统的功耗。 构成:AFS(自适应频率调整)控制单元(110)根据CPU操作信息确定是否改变CPU的时钟频率。 AFS控制单元确定是否改变总线操作信息的时钟频率。 时钟控制单元根据AFS控制单元的确定产生CPU和总线的时钟频率。 AFS控制单元请求时钟控制单元将CPU的时钟频率改变为等于或大于第一值。

    무선 통신 시스템에서 버스트 처리장치 및 방법
    5.
    发明授权
    무선 통신 시스템에서 버스트 처리장치 및 방법 有权
    在无线通信系统中处理冲突的装置和方法

    公开(公告)号:KR100981498B1

    公开(公告)日:2010-09-10

    申请号:KR1020060005423

    申请日:2006-01-18

    CPC classification number: H04L1/0045 H04L1/0061 H04L1/0072

    Abstract: 본 발명은 적어도 하나의 프로토콜 데이터 유닛(PDU: Protocol Data Unit)을 포함하는 버스트를 가지는 무선 통신 시스템에서, 수신단이 상기 버스트를 처리하기 위해, 수신한 버스트에 포함된 N번째 PDU 헤더에 에러가 존재하는지 여부를 검사하고, 상기 N번째 PDU 헤더에 에러가 존재하는 경우, N+1번째 PDU 헤더에 에러가 존재하는지 여부를 검사하고, 상기 N+1번째 PDU 헤더에 에러가 존재하는 경우, 상기 N번째 PDU 헤더의 다음 주소들에 대해 에러가 존재하는지 여부를 검사하여, 상기 N+1번째 PDU 헤더를 검출한다.
    버스트, 프로토콜 데이터 유닛, 에러 검사, MAC 헤더

    고주파수 전원공급장치의 가변주파수 제어장치
    6.
    发明公开
    고주파수 전원공급장치의 가변주파수 제어장치 失效
    高频电源变频控制装置

    公开(公告)号:KR1019950007252A

    公开(公告)日:1995-03-21

    申请号:KR1019930017265

    申请日:1993-08-31

    Inventor: 박태홍

    Abstract: 스위칭모드 전원공급장치(SMPS)에 관한 것으로, 특히 고주파수로 구동하여 소망하는 전압을 안정되게 발생시키는 다중공진 변환제어형의 고주파수 전원전압 공급장치에 관한 것이다. 상기의 전압공급장치는 입력측과 출력측 권선이 소정의 권선비를 가지는 트랜스(T1)와, 상기 입력측 권선의 일측과 접지 사이에 접속되며 구동신호의 입력에 응답 스위칭하여(T1)을 구동하는 스위칭수단과, 상기 트랜스(T1)의 출력측 권선으로 부터 출력되는 전압을 정류하여 출력전압 Vo를 출력하는 정류수단을 구비하고 있다. 그리고, 상기 정류수단으로 부터 출력되는 출력전압 Vo에 대응하는 검출전압을 전광하여 출력하는 출력전압 검출수단과, 미리 설정된 제어전압(Ve)을 출력하며, 상기 출력전압 검출수단으로 부터 출력되는 광신호에 비례하여 상기 제어전압(Ve)제어 출력하는 제어전압 출력수단과, 상기 출력되는 제어전압(Ve)에 대응하는 주파수(Vf)를 가지는 펄스를 발생하는 전압제어발진수단과, 동작제어신호의 입력에 의해 동작되며, 상기 발진된 주파수(Vf)의 제1상태에 응답하여 미리 설정된 듀레이션을 가지는 원쇼트 펄스(VTOI)을 발생하는 구동펄스 발생수단과, 상기 발생된 원쇼트 펄스(VTOI)을 반전하여 상기 스위칭수단을 구동하는 스위칭 구동수단으로 구성되어 있다.

    클럭 관리 유닛과 이를 적용하는 집적 회로 및 시스템 온 칩 및 그 동작 방법
    9.
    发明公开
    클럭 관리 유닛과 이를 적용하는 집적 회로 및 시스템 온 칩 및 그 동작 방법 审中-实审
    时钟管理单元集成电路和片上系统采用相同的时钟管理方式

    公开(公告)号:KR1020170017382A

    公开(公告)日:2017-02-15

    申请号:KR1020150111210

    申请日:2015-08-06

    CPC classification number: G06F1/08 G06F1/324 G06F13/24 Y02D10/126

    Abstract: 클럭관리유닛과이를적용하는집적회로및 시스템온 칩및 그동작방법에관하여개시한다. 집적회로는초기설정된지연명령어가호출되는경우에상기지연명령어에상응하는클럭제어인자정보를생성하는코어프로세서및, 상기코어프로세서와결합되고, 상기코어프로세서로부터제공받은클럭제어인자정보에기초하여결정된타깃시간구간에서상기코어프로세서로의제1클럭신호의공급을차단시키는클럭게이팅처리를수행하는클럭관리유닛을포함한다.

    Abstract translation: 在一个实施例中,集成电路包括被配置为选择性地生成第一时钟的时钟发生器; 被配置为执行操作的处理器; 和时钟管理电路。 时钟管理电路被配置为从处理器接收时钟管理信息,并且基于时钟管理信息和第一时钟选择性地生成第二时钟。 处理器被配置为基于第二时钟执行一些操作。

    무선 통신 시스템에서 버스트 처리장치 및 방법
    10.
    发明公开
    무선 통신 시스템에서 버스트 처리장치 및 방법 有权
    在无线通信系统中处理冲突的装置和方法

    公开(公告)号:KR1020070076258A

    公开(公告)日:2007-07-24

    申请号:KR1020060005423

    申请日:2006-01-18

    CPC classification number: H04L1/0045 H04L1/0061 H04L1/0072

    Abstract: An apparatus and a method for processing a burst in a wireless communication system are provided to improve the performance of PDU(Protocol Data Unit) processing by successfully searching the start of an MAC header of the next PDU in case of an error in the MAC header of the PDU. A method for processing a burst in a wireless communication system includes the steps of: checking errors of a first PDU header in the received burst(408); checking errors of a second PDU header when the error is detected in the first PDU header(412); and sequentially checking errors from the next address of the first PDU header when the error is detected in the second PDU header, and detecting the second PDU header(414).

    Abstract translation: 提供了一种用于处理无线通信系统中的突发的装置和方法,以通过在MAC报头中发生错误的情况下成功搜索下一个PDU的MAC报头的开始来提高PDU(协议数据单元)处理的性能 的PDU。 一种用于在无线通信系统中处理突发的方法包括以下步骤:检查所接收的突发(408)中的第一PDU报头的错误; 当在所述第一PDU报头(412)中检测到所述错误时,检查第二PDU报头的错误; 以及当在所述第二PDU报头中检测到所述错误时,依次检查来自所述第一PDU报头的下一地址的错误,并且检测所述第二PDU报头(414)。

Patent Agency Ranking