公开(公告)号：KR102136849B1

公开(公告)日：2020-07-22

申请号：KR1020130104505

申请日：2013-08-30

Applicant: 삼성전자주식회사

Inventor： 이재덕 ,  박진택 ,  카나모리코지 ,  박영우 ,  서유정 ,  이도현

IPC: H01L27/115 ,  H01L21/8247

公开(公告)号：KR102081195B1

公开(公告)日：2020-02-25

申请号：KR1020130102581

申请日：2013-08-28

Applicant: 삼성전자주식회사

Inventor： 서유정 ,  박진택 ,  박영우

IPC: H01L27/108 ,  H01L21/8242

公开(公告)号：KR1020150028885A

公开(公告)日：2015-03-17

申请号：KR1020130104505

申请日：2013-08-30

Applicant: 삼성전자주식회사

Inventor： 이재덕 ,  박진택 ,  카나모리코지 ,  박영우 ,  서유정 ,  이도현

IPC: H01L27/115 ,  H01L21/8247

CPC classification number: H01L27/11582 ,  H01L21/823487 ,  H01L27/0688 ,  H01L29/7926

Abstract: 본 발명의 기술적 사상은 수직 채널 영역을 구비하는 3차원 구조의 비휘발성 메모리 소자에 관한 것이다. 채널 영역에 금속 불순물을 첨가하여 상기 채널 영역을 이루는 물질을 재결정화하되, 상기 채널 영역에 금속 불순물의 잔존량의 최대치를 메모리 셀 스트링의 외부에 존재하도록 하여 트랜지스터의 특성 열화 및 게이트 절연막의 신뢰성 저하를 방지한다. 이를 위해 기판; 절연막을 사이에 두고 상기 기판과 이격된 하부 선택 트랜지스터; 상기 하부 선택 트랜지스터 상에 형성된 상부 선택 트랜지스터; 상기 상부 선택 트랜지스터와 상기 하부 선택 트랜지스터 사이에 형성된 복수의 게이트 전극 도전층을 포함하는 메모리 셀 스트링 구조; 상기 복수의 게이트 전극 도전층을 관통하는 채널 영역; 상기 채널 영역의 상부에 연결된 금속 시드층; 상기 기판과 상기 채널 영역 사이에 형성된 반응 결정 경계면을 포함하는 3차원 구조의 비휘발성 메모리 소자를 제공한다.

Abstract translation: 本发明的技术思想涉及具有垂直信道区域的3D非易失性存储器件。 通过向通道区域添加金属杂质，使沟道区域的材料再结晶。 残留在沟道区域中的金属杂质的最大值在存储单元串之外，从而防止晶体管的特性劣化和栅极绝缘层的可靠性劣化。 为此，3D非易失性存储器件包括衬底; 通过绝缘层与衬底分离的下选择晶体管; 形成在下选择晶体管上的上选择晶体管; 存储单元串结构，其包括形成在上选择晶体管和下选择晶体管之间的栅电极导电层; 穿过栅电极导电层的沟道区; 连接到沟道区的上部的金属籽晶层; 以及形成在基板和沟道区域之间的反应晶体边界面。

公开(公告)号：KR1020150025224A

公开(公告)日：2015-03-10

申请号：KR1020130102581

申请日：2013-08-28

Applicant: 삼성전자주식회사

Inventor： 서유정 ,  박진택 ,  박영우

IPC: H01L27/108 ,  H01L21/8242

CPC classification number: H01L21/02672 ,  H01L21/02532 ,  H01L27/11524 ,  H01L27/1157 ,  H01L27/11582 ,  H01L29/04 ,  H01L29/1037 ,  H01L29/16 ,  H01L29/7923 ,  H01L2924/0002 ,  H01L2924/00

Abstract: 본 발명은 반도체 장치 및 이의 제조 방법을 제공한다. 이 방법에서는 일정 층수(또는 높이) 마다 서브 적층 구조체와 활성홀들을 반복적으로 형성함으로써, 셀 산포를 나빠지지 않도록 할 수 있으며 식각 공정에서 발생할 수 있는 낫 오픈과 같은 여러 에러들을 방지할 수 있다. 금속 유도 측면 결정화 방법을 이용하여 채널로 사용되는 활성 기둥의 결정 크기를 최대화하여 셀 전류를 향상시킬 수 있다. 결정화 유도 금속의 실리사이드막의 형성 위치를 조절함으로써 결정화 유도 금속의 농도 구배를 위치에 따라 조절할 수 있다.

Abstract translation: 提供一种半导体存储器件及其制造方法。 根据该方法，在每个故事（或高度）中重复形成副层叠结构和活动孔。 因此，不会劣化电池分布，并且可以防止在蚀刻工艺中产生的各种错误，如不产生。 通过使用金属感应侧结晶法作为通道使用的活性棒的晶体尺寸最大化，从而可以提高电池电流。 通过控制形成结晶诱导金属的硅化物层的位置，可以根据位置来控制结晶诱导金属的浓度梯度。