-
公开(公告)号：KR102212393B1
公开(公告)日：2021-02-04
申请号：KR1020140181943
申请日：2014-12-17
Applicant: 삼성전자주식회사
IPC: H01L29/78
Abstract: 반도체소자는기판의게이트트렌치내부를채우면서상기게이트트렌치위로돌출되고, 게이트절연막, 게이트전극및 캡핑막패턴을포함하는매립게이트구조물이구비된다. 상기매립게이트구조물양 측의기판표면아래에는, 적어도일부분이상기게이트전극의측벽부위와마주하는제1 및제2 불순물영역이구비된다. 상기제1 및제2 불순물영역상에각각구비되고, 제1 및제2 매립콘택구조물들이구비된다. 상기반도체소자는높은동작전류를갖고, 전하이동도가향상될수 있다.
-
公开(公告)号：KR101886382B1
公开(公告)日：2018-08-09
申请号：KR1020110134422
申请日：2011-12-14
Applicant: 삼성전자주식회사
IPC: H01L27/115 , H01L21/8247
CPC classification number: H01L23/528 , H01L23/5226 , H01L27/0203 , H01L27/10 , H01L27/105 , H01L27/108 , H01L27/11 , H01L27/228 , H01L27/2436 , H01L27/2463 , H01L29/4236 , H01L45/04 , H01L45/06 , H01L45/1233 , H01L45/143 , H01L45/144 , H01L45/146 , H01L45/147 , H01L45/16 , H01L2924/0002 , H01L2924/00
Abstract: 정보저장소자및 그제조방법을제공한다. 이소자는기판에형성된복수의셀 선택요소들, 셀선택요소들을덮고셀 선택요소들의제1 단자들에전기적으로연결된평판도전패턴, 평판도전패턴을관통하고평판도전패턴과절연된복수의관통필라들, 및복수의관통필라들에각각직접연결된복수의정보저장부들을포함할수 있다. 정보저장부들은셀 선택요소들의제2 단자들에각각전기적으로연결된다.
-
Patent Agency Ranking
公开(公告)号：KR1020170026923A
公开(公告)日：2017-03-09
申请号：KR1020150122901
申请日：2015-08-31
Applicant: 삼성전자주식회사
IPC: H01L27/115
CPC classification number: H01L29/408 , H01L27/10811 , H01L27/10823 , H01L27/10852 , H01L27/10855 , H01L27/10891 , H01L27/228 , H01L29/4236 , H01L29/66666 , H01L29/7827
Abstract: 본발명의반도체장치는반도체기판으로부터돌출되며, 서로교차하는제 1 방향및 제 2 방향으로이격되어배치된활성기둥들, 상기활성기둥들사이에서상기제 1 방향으로연장되는워드라인, 상기활성기둥들의상부에배치된드레인영역, 및상기워드라인과상기드레인영역사이에제공되고, 상기드레인영역의하부면보다낮은레벨에위치하는하부면을갖는분리패턴을포함할수 있다.
Abstract translation: 半导体器件包括从半导体衬底突出并且在垂直于第一方向的第一方向和第二方向彼此间隔开的有源柱，在有源柱之间沿第一方向延伸的字线，设置的漏极区 在每个活动柱的上部，以及设置在字线和漏区之间的分离图案。 分离图案的底表面设置在比漏区的底表面更低的水平处。
-
公开(公告)号：KR1020160073527A
公开(公告)日：2016-06-27
申请号：KR1020140181943
申请日：2014-12-17
Applicant: 삼성전자주식회사
IPC: H01L29/78
CPC classification number: H01L29/4236 , H01L21/28518 , H01L21/743 , H01L21/76897 , H01L27/10814 , H01L27/10823 , H01L27/10855 , H01L27/10876 , H01L27/10888 , H01L27/228 , H01L27/2436 , H01L29/66621 , H01L43/08 , H01L45/06 , H01L45/08 , H01L45/1233 , H01L45/144 , H01L29/7813
Abstract: 반도체소자는기판의게이트트렌치내부를채우면서상기게이트트렌치위로돌출되고, 게이트절연막, 게이트전극및 캡핑막패턴을포함하는매립게이트구조물이구비된다. 상기매립게이트구조물양 측의기판표면아래에는, 적어도일부분이상기게이트전극의측벽부위와마주하는제1 및제2 불순물영역이구비된다. 상기제1 및제2 불순물영역상에각각구비되고, 제1 및제2 매립콘택구조물들이구비된다. 상기반도체소자는높은동작전류를갖고, 전하이동도가향상될수 있다.
Abstract translation: 半导体器件包括填充衬底的栅极沟槽的内侧的嵌入式栅极结构，在栅极沟槽上突出，并且包括栅极绝缘膜，栅极电极和封盖膜图案。 其中至少一个部分面向栅电极的侧壁部分的第一和第二杂质区域形成在嵌入栅极结构的两侧的基板的表面下方。 第一和第二嵌入式接触结构包括在第一和第二杂质区域上。 半导体器件具有高的工作电流并且可以提高电荷迁移率。
-
公开(公告)号：KR1020160061801A
公开(公告)日：2016-06-01
申请号：KR1020140164678
申请日：2014-11-24
Applicant: 삼성전자주식회사
IPC: H01L29/78
CPC classification number: H01L27/10814 , H01L27/10817 , H01L27/10823 , H01L27/10855 , H01L27/10876 , H01L27/11521 , H01L27/228 , H01L29/7813
Abstract: 액티브영역들과소자분리영역들을포함하는기판, 상기소자분리영역에형성된트렌치들및 상기액티브영역들에형성되고및 상기기판으로부터돌출된액티브패턴들, 상기트렌치들을채우는소자분리막들, 상기액티브패턴들및 소자분리막들에걸쳐형성된게이트트렌치들, 및상기게이트트렌치들을채우는게이트라인스택들을포함하고, 상기게이트트렌치의폭은상기소자분리막에형성된제 1 폭이상기액티브패턴에형성된제 2 폭보다넓은메모리소자가제안된다.
Abstract translation: 公开了一种存储器件，包括：衬底，其包括有源区和器件隔离区; 形成在器件隔离区域和有源区域中并且从衬底突出的沟槽中形成的有源图案; 器件隔离膜填充沟槽; 栅极沟槽形成在有源图案和器件隔离膜上; 以及填充栅极沟槽的栅极线堆叠。 栅极沟槽在器件隔离膜中具有第一宽度，并且在有源图案中具有第二宽度，并且第一宽度大于第二宽度。
-
公开(公告)号：KR1020150065446A
公开(公告)日：2015-06-15
申请号：KR1020130150784
申请日：2013-12-05
Applicant: 삼성전자주식회사
Inventor： 송정우
IPC: G11C13/00
CPC classification number: G11C11/1675 , G11C13/0004 , G11C13/0007 , G11C13/0069 , G11C2013/009 , G11C2013/0092 , G11C2213/32 , G11C2213/72
Abstract: 반도체메모리장치의동작방법이제공된다. 반도체메모리장치는서로교차하는제 1 및제 2 도전라인들사이에연결된가변저항메모리소자및 상기가변저항메모리소자와상기제 1 도전라인사이에연결된 PN 접합다이오드를포함하되, 상기반도체메모리장치의동작방법은, 상기 PN 접합다이오드에제 1 순방향바이어스를인가하여상기가변저항메모리소자에상기제 2 도전라인에서상기제 1 도전라인으로흐르는제 1 방향전류를공급하는것, 및상기 PN 접합다이오드에제 2 순방향바이어스를인가한직후에역방향바이어스를인가하여, 상기가변저항메모리소자에상기제 1 도전라인에서상기제 2 도전라인으로흐르는제 2 방향전류를공급하는것을포함한다.
Abstract translation: 提供了一种用于操作半导体存储器件的方法。 半导体存储器件包括：连接在彼此交叉的第一和第二导线之间的可变电阻存储器件; 以及连接在可变电阻存储器件和第一导线之间的PN结二极管。 用于操作半导体存储器件的方法包括以下步骤：通过向PN结二极管施加第一正向偏压来将从第一导线流向第二导线的第一方向电流提供给可变电阻存储器件; 以及在向所述PN结二极管施加第二正向偏压之后，通过向所述可变电阻存储器件提供第二方向电流，从所述第一导线流向所述第二导线。
-
公开(公告)号：KR1020130068163A
公开(公告)日：2013-06-26
申请号：KR1020110134422
申请日：2011-12-14
Applicant: 삼성전자주식회사
IPC: H01L27/115 , H01L21/8247
CPC classification number: H01L23/528 , H01L23/5226 , H01L27/0203 , H01L27/10 , H01L27/105 , H01L27/108 , H01L27/11 , H01L27/228 , H01L27/2436 , H01L27/2463 , H01L29/4236 , H01L45/04 , H01L45/06 , H01L45/1233 , H01L45/143 , H01L45/144 , H01L45/146 , H01L45/147 , H01L45/16 , H01L2924/0002 , H01L21/823475 , H01L2924/00
Abstract: PURPOSE: A data storage device and a method for manufacturing the same are provided to minimize an increase of area by vertically depositing a flat board conduction pattern and information storage parts. CONSTITUTION: A flat board conduction pattern covers cell selection elements. The flat board conduction pattern is electrically connected to first terminals of the cell selection elements. Penetration pillars(140) pass through the flat board conduction pattern. The penetration pillars are insulated from the flat board conduction pattern. Information storage parts(DS) are directly connected to the penetration pillars.
Abstract translation: 目的：提供数据存储装置及其制造方法，以通过垂直沉积平板导电图案和信息存储部件来最小化面积的增加。 构成：平板导电图案覆盖细胞选择元件。 平板导电图案电连接到电池选择元件的第一端子。 穿透柱（140）穿过平板导电图案。 穿透柱与平板导电图案绝缘。 信息存储部件（DS）直接连接到穿透支柱。
-
-
-
-
-
-
Search Results
7
records
(took 0.024 seconds)
