모듈러 곱셈기 및 그것의 모듈러 곱셈 방법

    公开(公告)号:KR101929984B1

    公开(公告)日:2018-12-18

    申请号:KR1020120052609

    申请日:2012-05-17

    Abstract: 본 발명에 따른 모듈러 곱셈기는, 이전 싸이클에서 계산된 이전 누산값을 저장하는 제 1 레지스터, 상기 이전 싸이클에서 계산된 이전 몫을 저장하는 제 2 레지스터, 상기 제 1 레지스터로부터 출력된 상기 이전 누산값을 이용하여 다음 싸이클에서 사용될 몫을 발생하는 몫 발생기, 및 피승수, 모듈러스, 승수의 비트값, 상기 이전 누산값 및 상기 이전 몫을 입력받아 누산값을 계산하는 누산기를 포함하고, 상기 계산된 누산값은 상기 제 1 레지스터에 업데이트되고, 상기 발생된 몫은 상기 제 2 레지스터에 업데이트된다.

    몽고메리 역원 계산 장치 및 이를 이용한 몽고메리 역원 계산 방법
    3.
    发明授权
    몽고메리 역원 계산 장치 및 이를 이용한 몽고메리 역원 계산 방법 有权
    蒙哥马利站计算装置和蒙哥马利站计算方法

    公开(公告)号:KR101794807B1

    公开(公告)日:2017-11-08

    申请号:KR1020110009584

    申请日:2011-01-31

    CPC classification number: G06F5/01 G06F7/48 G06F7/52 G06F7/544 G06F7/728

    Abstract: 몽고메리역원계산장치가개시된다. 상기몽고메리역원계산장치는각각이변수값을저장하기위한다수의레지스터들, 모듈러스(P)를저장하기위한모듈러스레지스터, 상기모듈러스(P)에대한다중곱을수행하기위한곱셈기, 상기다수의레지스터들각각에저장된변수값 및상기곱셈기의출력값을비교하여다수의제어신호들을발생하는비교기, 각각이상기다수의제어신호들중 적어도하나의제1 제어신호에응답하여, 상기다수의레지스터들중에서대응되는레지스터에저장된상기변수값의비트들을시프트시키기위한다수의시프터들, 상기다수의제어신호들중 제2 제어신호에응답하여, 상기다수의시프터들중 일부로부터출력된값들에대한 mod2의몫(q)을계산하기위한몫 생성블럭, 및상기다수의제어신호들중 적어도하나의제3 제어신호에응답하여, 상기몫(q)을이용하여상기다수의시프터들각각의상기출력값의업데이트값을계산하기위한연산블럭을포함하고, 상기 m은 2 이상의자연수이다.

    Abstract translation: 公开了一种蒙哥马利反演计算装置。 蒙哥马利逆计算单元是所述多个寄存器中的,一个模数寄存器,多产品乘法器,寄存器用于存储模量(P)为每个变量的存储值的对所述模数(P)的数量 该变量的存储值,以及响应于所述多个控制信号的比较器,每个移相器的多个控制信号的用于通过比较所述乘法器的输出值产生的所述至少一个第一控制信号,从所述多个寄存器对应于寄存器 用于移动该变量的值的所存储的比特的多个移位器,所述多个控制信号,一个模2 uimok(q),用于输出的值的控制信号中的第二响应从所述多个移位器中的一部分 股用于计算响应于该控制信号产生的块,并且所述多个所述至少一个第三控制信号的,所述商(q),所述多个移位器的输出值用 它包括一个计算块,用于计算日期值,并且其中m是2或更大的自然数。

    연산임계경로가 감소된 모듈러 곱셈기 및 연산임계경로 감소방법
    4.
    发明授权
    연산임계경로가 감소된 모듈러 곱셈기 및 연산임계경로 감소방법 有权
    减少运行关键路径的模块化乘法器和减少运行关键路径的方法

    公开(公告)号:KR101590322B1

    公开(公告)日:2016-02-19

    申请号:KR1020090042541

    申请日:2009-05-15

    CPC classification number: G06F7/728

    Abstract: 본발명은긴경로캐리값을예측하여몽고메리모듈러곱셈의연산임계경로가감소된모듈러곱셈기및 연산임계경로를감소시키는방법을개시한다. 상기모듈러곱셈기는, 모듈러스, 임의의 2 상수를이용하여모듈러곱셈의몫 및연산결과를구하는것으로, 감산기, 캐리예측기및 누산기를구비한다. 상기감산기는중간계산결과를이용하여현재단계의연산결과를구하는과정에포함되는짧은경로캐리를연산한다. 상기캐리예측기는중간계산결과를이용하여상기연산결과를구하는과정에포함되는긴경로캐리를예측한다. 상기누산기는상기짧은경로캐리및 상기긴경로캐리를이용하여상기현재단계의연산결과를축적시킨다. 상기중간계산결과는이전단계에서계산한연산결과및 현재단계에서계산된두 상수의부분곱을더한것이다.

    몽고메리 역원 계산 장치 및 이를 이용한 몽고메리 역원 계산 방법
    5.
    发明公开
    몽고메리 역원 계산 장치 및 이를 이용한 몽고메리 역원 계산 방법 有权
    使用相同方法计算单体反演的单体反相计算装置和方法

    公开(公告)号:KR1020120088316A

    公开(公告)日:2012-08-08

    申请号:KR1020110009584

    申请日:2011-01-31

    CPC classification number: G06F5/01 G06F7/48 G06F7/52 G06F7/544 G06F7/728 G06F7/57

    Abstract: PURPOSE: A Montgomery inverse computing device and a method thereof are provided to perform a shift operation and a modular reduction operation while computing Montgomery inverse. CONSTITUTION: A plurality of shifters(420,440,460,480) shifts bits of variable stored in a register in response to one or more first control signals. A lot generation block(500) calculates a lot about output values from a plurality of shifters in response to a second control signal. A computation block(600) computes an update value of each output value of the shifter in response to a third control signal.

    Abstract translation: 目的:提供蒙哥马利逆计算装置及其方法,用于在计算蒙哥马利逆时执行换档操作和模块化减速操作。 构成:响应于一个或多个第一控制信号,多个移位器(420,440,460,480)移位存储在寄存器中的变量的位。 许多生成块(500)响应于第二控制信号从多个移位器计算关于输出值的很多。 计算块(600)响应于第三控制信号计算移位器的每个输出值的更新值。

Patent Agency Ranking