-
公开(公告)号：KR102228454B1
公开(公告)日：2021-03-16
申请号：KR1020140021438A
申请日：2014-02-24
Applicant: 삼성전자주식회사
CPC classification number: G06F21/31 , G01R31/318588 , G06F21/602
Abstract: 본 발명에 따른 복수의 프로세서들을 갖는 디바이스에 대한 디버깅 방법은: 상기 디바이스로 입력된 사용자의 요청을 검증하는 단계; 상기 요청이 합법적인 사용자의 요청이라면, 상기 사용자와 상기 디바이스 사이에서 챌린지-리스판스 인증 동작을 수행하는 단계; 상기 사용자로부터 전송된 접근 제어 정보를 근거로 하여 상기 복수의 프로세서들 각각의 JTAG에 대한 접근을 활성 혹은 비활성시키는 단계; 및 상기 활성화된 적어도 하나의 접근을 통하여 디버깅을 수행하는 단계를 포함한다.
-
公开(公告)号：KR100585135B1
公开(公告)日：2006-06-01
申请号：KR1020040013780
申请日：2004-02-28
Applicant: 삼성전자주식회사
Inventor： 노미정
IPC: H04N21/6334
CPC classification number: G06F21/72 , H04L9/0822 , H04L9/0894 , H04L2209/605
Abstract: An engine, register in a memory, and methods for the same are provided. The engine may include a data encryptor, a key encryptor, a data decryptor, a key decryptor, a register, and a control circuit. The data encryptor may encrypt data using a key. The key encryptor may encrypt the key used by the data encryptor. The data decryptor may receive encrypted data from a storage medium and may decrypt the encrypted data. The key decryptor may receive an encrypted key from the storage medium and may decrypt the encrypted key. The register may indicate the status of the key and/or the encrypted key. The control circuit may control the data encryptor, the data decryptor, the key encryptor, the key decryptor, and the register.
-
公开(公告)号：KR100574974B1
公开(公告)日：2006-05-02
申请号：KR1020040012990
申请日：2004-02-26
Applicant: 삼성전자주식회사
Inventor： 노미정
IPC: H04N21/6334 , H04N21/83
CPC classification number: H04N7/163 , G11B20/00086 , G11B20/0021 , G11B20/00507 , H04N7/1675 , H04N21/4147 , H04N21/4181 , H04N21/4334 , H04N21/43607 , H04N21/4405 , H04N21/4408 , H04N21/4623
Abstract: 제한수신기능과 복제방지기능을 구비하는 장치가 개시된다. 상기 장치는 입력 인터페이스, 다수개의 복호화 장치들, 암호화 장치, 비밀키 처리장치, PVR 기입 인터페이스 및 저장장치를 구비한다. 상기 입력 인터페이스는 디지털 TV 전송표준에 따라 전송된 패킷을 수신하고, 상기 패킷의 아이디에 기초하여 인에이블 신호를 발생한다. 상기 다수개의 복호화 장치들 중에서 하나의 장치만이 상기 인에이블 신호에 응답하여 인에이블된다. 인에이블된 복호화 장치는 상기 비밀키 처리장치에 저장된 비밀키를 이용하여 입력되는 패킷을 복호화한다. 복호화된 패킷을 저장장치에 저장하고자하는 경우, 상기 암호화 장치는 상기 비밀키 처리장치에 저장된 비밀키를 이용하여 복호화된 패킷을 암호화하고, 암호화된 패킷을 상기 저장장치에 저장한다. 상기 저장장치에 저장된 패킷은 상기 다수개의 복호화 장치들 중에서 어느 하나의 복호화장치를 통하여 복호화된다. 상기 방법은 상기 장치에 의하여 수행된다.
DES descrambler, TDES descrambler, AES descrambler-
公开(公告)号：KR1020010028260A
公开(公告)日：2001-04-06
申请号：KR1019990040424
申请日：1999-09-20
Applicant: 삼성전자주식회사
Inventor： 노미정
IPC: G11C11/401
CPC classification number: G11C7/12 , G11C11/4094
Abstract: PURPOSE: A semiconductor memory device and a method are provided to reduce the size of a chip and power consumption as removing a precharging device of a wide area input/output line pairs by precharging input/output line pairs of the wide area which is holden in common by a pair of local input/output line pairs using a precharging device of a pair of local input/output line pairs. CONSTITUTION: The semiconductor memory device includes first and second local input/output line pairs, first and second precharging devices, first and second switching devices, a plurality of wide area input/output line pairs and a switching control portion. Each of the plurality of first and second local input/output line pairs is extended in a column direction and repeatedly arranged in a row direction. The first and second precharging devices precharge each of the first and second local input/output line pairs. The first and second switching devices are arranged between the first and second memory areas and respectively connected to end part of each of the first and second local input/output line pairs. The plurality of wide area input/output line pairs, to which each outputs of a corresponding first and second switching devices are in common connected, are arranged between the first and second memory areas and, respectively, connected to a corresponding input/output sense amplifier. The switching control device controls all of the first and second switching devices with a turn on state at a standby mode, turns off the plurality of the second switching devices in response to a read or a write order of the first memory area, turns on the plurality of second switching devices turn off in response to an order following the read or the write order and controls so that the first and second local input/output line pairs and the plurality of wide area input/output line pairs are simultaneously precharged through the first and second precharging devices.
Abstract translation: 目的：提供一种半导体存储器件和方法，用于通过预先充电所述宽范围的输入/输出线对来去除宽范围输入/输出线对中的预充电装置，以减小芯片尺寸和功耗。 通过使用一对本地输入/输出线对的预充电装置的一对本地输入/输出线对共同。 构成：半导体存储器件包括第一和第二本地输入/输出线对，第一和第二预充电器件，第一和第二开关器件，多个广域输入/输出线对和开关控制部分。 多个第一和第二本地输入/输出线对中的每一个在列方向上被延伸并且重复地排列成行方向。 第一和第二预充电装置对第一和第二本地输入/输出线对中的每一个进行预充电。 第一和第二开关装置布置在第一和第二存储区域之间，并且分别连接到第一和第二本地输入/输出线对中的每一个的端部。 对应的第一和第二开关装置的每个输出共同连接的多个广域输入/输出线对被布置在第一和第二存储区域之间，并且分别连接到相应的输入/输出读出放大器 。 开关控制装置在待机模式下以导通状态控制所有第一和第二开关装置，响应于第一存储区域的读取或写入顺序而关闭多个第二开关装置， 多个第二开关装置响应于读取或写入顺序之后的顺序而关闭，并且进行控制，使得第一和第二本地输入/输出线对和多个广域输入/输出线对同时被预充电通过第一 和第二预充电装置。
-
公开(公告)号：KR101590322B1
公开(公告)日：2016-02-19
申请号：KR1020090042541
申请日：2009-05-15
Applicant: 삼성전자주식회사
CPC classification number: G06F7/728
Abstract: 본발명은긴경로캐리값을예측하여몽고메리모듈러곱셈의연산임계경로가감소된모듈러곱셈기및 연산임계경로를감소시키는방법을개시한다. 상기모듈러곱셈기는, 모듈러스, 임의의 2 상수를이용하여모듈러곱셈의몫 및연산결과를구하는것으로, 감산기, 캐리예측기및 누산기를구비한다. 상기감산기는중간계산결과를이용하여현재단계의연산결과를구하는과정에포함되는짧은경로캐리를연산한다. 상기캐리예측기는중간계산결과를이용하여상기연산결과를구하는과정에포함되는긴경로캐리를예측한다. 상기누산기는상기짧은경로캐리및 상기긴경로캐리를이용하여상기현재단계의연산결과를축적시킨다. 상기중간계산결과는이전단계에서계산한연산결과및 현재단계에서계산된두 상수의부분곱을더한것이다.
-
Patent Agency Ranking
公开(公告)号：KR101532363B1
公开(公告)日：2015-06-30
申请号：KR1020090057179
申请日：2009-06-25
Applicant: 삼성전자주식회사
CPC classification number: G06F21/74 , G06F12/1491
Abstract: 본발명의반도체장치의액세스제어방법은, 입력된패스워드를해쉬연산기의입력으로제공하고, 해쉬연산기에서해쉬연산을수행하여제1 해쉬값을출력하고, 제1 해쉬값및 불휘발성메모리에저장된제2 해쉬값이일치하지않을때 상기제1 해쉬값을상기해쉬연산기의입력으로제공하여해쉬연산기에서상기해쉬연산을반복수행하도록제어하고, 그리고제1 및제2 해쉬값들이일치할때 해쉬연산기의해쉬연산의반복횟수에따라서내부회로에대한액세스레벨을설정한다.
-
公开(公告)号：KR1020100070027A
公开(公告)日：2010-06-25
申请号：KR1020080128616
申请日：2008-12-17
Applicant: 삼성전자주식회사
CPC classification number: G01R31/31705 , G01R31/31719 , G01R31/318566 , G01R31/318588
Abstract: PURPOSE: An apparatus including function of authenticating a JTAC(Joint Test Action Group) and an authenticating method thereof are provided to minimize the risks, which may happen when modifying a TAP controller or the modification of the TAP controller is not required, by using a JTAG access circuit that determines the access of the JTAG device. CONSTITUTION: A JTAG(Joint Test Action Group) detector(211) generates an activated interface detection signal in the connection to a JTAG device. A JTAG security circuit(212) inactivates an internal bus line and/or internal devices by responding to the interface detection signal. The JTAG security circuit activates the internal bus line and/or the internal devices by comparing the recognized ID data of the JTAG with reference data.
Abstract translation: 目的：提供包括认证JTAC（联合测试动作组）的功能及其认证方法的装置，以最小化在修改TAP控制器时可能发生的风险，或者不需要对TAP控制器的修改，通过使用 JTAG访问电路确定JTAG设备的访问。 构成：JTAG（联合测试动作组）检测器（211）在与JTAG设备的连接中产生激活的接口检测信号。 JTAG安全电路（212）通过响应接口检测信号使内部总线和/或内部设备无效。 JTAG安全电路通过将识别的JTAG的ID数据与参考数据进行比较来激活内部总线和/或内部设备。
-
公开(公告)号：KR1020090095311A
公开(公告)日：2009-09-09
申请号：KR1020080020581
申请日：2008-03-05
Applicant: 삼성전자주식회사
CPC classification number: G06F21/46 , H04L9/3226
Abstract: A password system using an ICC, a password generating method and a password confirming method are provided to defend the attack from an illegal user while not increasing the memory capacity. A password generator(230) produces a password including a plurality of frames, generates an ICC(Integrity Check Code) for the password, and then provides a scrambled password to a UI(User Interface)(220). A password checker(212) descrambles the scrambled password based on scramble information, and then authenticates the UI by comparing an ICC generated from the descrambled password with the stored ICC.
Abstract translation: 提供使用ICC的密码系统，密码生成方法和密码确认方法，以防止非法用户的攻击，同时不增加存储容量。 密码生成器（230）生成包含多个帧的密码，生成密码的ICC（完整性检查码），然后向UI（用户界面）（220）提供加密密码。 密码检查器（212）基于扰频信息解密加扰的密码，然后通过将从解扰密码生成的ICC与存储的ICC进行比较来认证UI。
-
公开(公告)号：KR1020050087989A
公开(公告)日：2005-09-01
申请号：KR1020040013780
申请日：2004-02-28
Applicant: 삼성전자주식회사
Inventor： 노미정
IPC: H04N21/6334
CPC classification number: G06F21/72 , H04L9/0822 , H04L9/0894 , H04L2209/605
Abstract: 불법 복제 방지(copy protection) 기능을 갖는 AES(Advanced Encryption Standards) 엔진 장치 및 이의 암호화(encryption)/복호화(decryption) 방법이 개시된다. 상기 AES 엔진 장치는, 데이터 암호화 수단, 키 암호화 수단, 데이터 복호화 수단, 키 복호화 수단, 키 관리 레지스터, 및 제어회로를 구비하는 것을 특징으로 한다. 상기 데이터 암호화 수단은 키를 이용하여 데이터를 암호화한다. 상기 키 암호화 수단은 상기 데이터 암호화 수단에 의해 사용되는 상기 키를 암호화한다. 상기 데이터 복호화 수단은 저장매체로부터 암호화된 데이터를 받아 복호화한다. 상기 키 복호화 수단은 상기 저장매체로부터 암호화된 키를 받아 복호화한다. 상기 키 관리 레지스터는 상기 키 및 상기 암호화된 키를 관리한다. 상기 제어회로는 상기 데이터 암호화 수단, 상기 데이터 복호화 수단, 상기 키 암호화 수단, 상기 키 복호화 수단, 및 상기 키 관리 레지스터를 제어한다.
-
公开(公告)号：KR102228454B1
公开(公告)日：2021-03-16
申请号：KR1020140021438
申请日：2014-02-24
Applicant: 삼성전자주식회사
Abstract: 본발명에따른복수의프로세서들을갖는디바이스에대한디버깅방법은: 상기디바이스로입력된사용자의요청을검증하는단계; 상기요청이합법적인사용자의요청이라면, 상기사용자와상기디바이스사이에서챌린지-리스판스인증동작을수행하는단계; 상기사용자로부터전송된접근제어정보를근거로하여상기복수의프로세서들각각의 JTAG에대한접근을활성혹은비활성시키는단계; 및상기활성화된적어도하나의접근을통하여디버깅을수행하는단계를포함한다.
-
-
-
-
-
-
-
-
-
Search Results
36
records
(took 0.024 seconds)
