핀 익스텐션을 이용하여 오류 교정이 가능한 반도체 장치 및 그 설계 방법
    1.
    发明授权
    핀 익스텐션을 이용하여 오류 교정이 가능한 반도체 장치 및 그 설계 방법 有权
    使用引脚扩展技术进行错误修改的半导体器件及其设计方法

    公开(公告)号:KR101677760B1

    公开(公告)日:2016-11-29

    申请号:KR1020090122917

    申请日:2009-12-11

    CPC classification number: H01L23/525 H01L2924/0002 H01L2924/00

    Abstract: 복수의메탈레이어들로구성된반도체장치에있어서, 미리정해지는기능(function)을수행하는적어도하나의리페어블록; 상기리페어블록의상기미리정해지는기능을대체하는스페어블록; 및상기복수의메탈레이어들중 오류교정을위해미리지정된적어도하나의리페어레이어를포함하되, 상기리페어블록의적어도하나의핀은상기리페어레이어로제1 핀익스텐션을통해연결되고, 상기스페어블록의적어도하나의핀은상기리페어레이어까지확장되도록구성되며, 상기리페어블록의리페어요구시, 상기리페어레이어와상기리페어블록간의상기제1 핀익스텐션의연결을해제하고, 상기스페어블록의상기적어도하나의핀은제2 핀익스텐션을통해상기리페어레이어에연결됨을특징으로하는반도체장치를제안한다. 반도체장치제작후 오류가있을때 미리정해진하나의층 또는그 이상의메탈레이어만을다시제작하여짧은교정기간안에저비용으로오류를교정할수 있다.

    Abstract translation: 半导体装置的半导体装置和设计方法允许使用备用单元进行调试或维修。 半导体装置包括多个金属层。 至少一个修理块执行预定的功能。 备用块能够代替维修块的功能。 并且多个金属层中的至少一个被预先确定为用于错误修正的修复层。 修复块的至少一个销通过第一销延伸连接到修复层,并且备用块的至少一个引脚能够延伸到修复层。 当修理修理块时,修理层和维修块的销延伸被断开,备用块的至少一个引脚通过第二个引脚延伸连接到修复层。

    반사형 반도체 광 증폭기
    2.
    发明授权
    반사형 반도체 광 증폭기 失效
    反射半导体光学放大器

    公开(公告)号:KR100566255B1

    公开(公告)日:2006-03-29

    申请号:KR1020040011157

    申请日:2004-02-19

    Abstract: 본 발명은 낮은 동작전류에서도 이득이 크고, 문턱전류가 낮아서 파워소모가 적은 파장분할다중방식 수동형 광가입자망에 적합한 반사형 반도체 광 증폭기에 관한 것이다. 본 발명의 반사형 반도체 광 증폭기는 기판과; 상기 기판 위에 하부 클래딩, 활성층 및 상부 클래딩이 순차로 적층되며, 직선 도파로 영역, 굽은 도파로 영역, 테이퍼 진 도파로 영역을 구비하는 BH구조(Buried Heterostructure)의 광도파로와; 상기 광도파로 주위에 형성되어 상기 광도파로의 활성층 이외로의 전류흐름을 차단하는 전류차단층과; 상기 활성층 주변으로 새는 전류에 의한 기생용량을 줄이기 위해 상기 광도파로 주위의 상기 전류차단층 및 상기 기판 일부의 선택식각에 의해 형성된 트렌치와; 상기 테이퍼 진 도파로 영역 종단에 형성된 윈도우 영역과; 상기 윈도우 영역 종단에 형성된 무반사면과; 상기 직선 도파로 영역 종단에 형성되어 입력 광을 반사하는 고반사면을 포함하여 구성됨을 특징으로 한다.
    반사형 반도체 광 증폭기, 활성층, 다중양자우물구조, 테이퍼, 트렌치, 광 변조기

    광송신기 및 이를 이용한 수동형 광네트웍
    3.
    发明公开
    광송신기 및 이를 이용한 수동형 광네트웍 失效
    光传输器和被动光网络使用它

    公开(公告)号:KR1020050117754A

    公开(公告)日:2005-12-15

    申请号:KR1020040042951

    申请日:2004-06-11

    Abstract: 본 발명에 따른 광송신기는, 복수 주입 채널들로 이루어진 주입광을 출력하기 위한 다파장 광원과; 제1 내지 제3 포트들을 구비하며, 제1 포트에 입력된 상기 주입광을 제2 포트로 출력하고, 제2 포트에 입력된 신호광을 제3 포트로 출력하기 위한 순환기와; 상기 순환기의 제2 포트와 연결된 다중화 포트와 복수의 역다중화 포트들을 구비하며, 상기 다중화 포트에 입력된 상기 주입광을 복수 주입 채널들로 스펙트럼 분할하여 상기 역다중화 포트들로 출력하고, 상기 역다중화 포트들에 입력된 복수의 신호 채널들을 신호광으로 다중화하여 상기 다중화 포트로 출력하기 위한 도파로열 격자와; 상기 역다중화 포트들과 일대일 연결되며, 각각 입력된 해당 주입 채널을 증폭한 신호 채널을 출력하기 위한 복수의 반사형 반도체 광증폭기들을 포함한다.

    반도체 광패키지
    4.
    发明授权
    반도체 광패키지 失效
    半导体光学封装

    公开(公告)号:KR100532326B1

    公开(公告)日:2005-11-29

    申请号:KR1020040003064

    申请日:2004-01-15

    Abstract: 본 발명에 따른 하우징과, 상기 하우징의 내부에 실장된 스템을 포함하는 티오-캔 구조의 반도체 광패키지는 상기 스템 상에 안착된 서브마운트와, 광이 입출력되는 제1 및 제2 단과, 상기 제1 및 제2 단에 수직한 축에 대해서 기 설정된 각도를 갖도록 기울어지게 연장된 활성층으로 구성됨으로써 상기 제1 단으로 입력된 광을 증폭시키기 위한 반사형 반도체 광증폭기를 더 포함하며, 상기 반도체 광증폭기는 상기 제1 및 제2 단을 통해서 입출력되는 광의 광축이 상기 서브마운트의 양 끝단에 수직하게 상기 서브마운트 상에 안착된다.

    반사형 반도체 광 증폭기
    5.
    发明公开
    반사형 반도체 광 증폭기 失效
    反射半导体光学放大器

    公开(公告)号:KR1020050082654A

    公开(公告)日:2005-08-24

    申请号:KR1020040011157

    申请日:2004-02-19

    Abstract: A reflective semiconductor optical amplifier includes a substrate, a waveguide with a buried heterostructure formed by sequentially laminating a lower cladding, an active layer, and an upper cladding on the substrate, the waveguide including, sequentially, respective straight line, curved and tapered waveguide regions. A current blocking layer surrounds the waveguide to prevent electric current from flowing outside the active layer. Selectively etching portions of the current blocking layer and the substrate around the waveguide forms a trench to reduce parasitic capacitance. Further features include a window region on one end of the tapered waveguide region, an anti-reflection surface on one end of the window region, and a high-reflection surface on one end of the straight line waveguide region.

    반도체 장치의 로코스 소자분리 방법
    6.
    发明授权
    반도체 장치의 로코스 소자분리 방법 失效
    半导体器件的位置隔离方法

    公开(公告)号:KR100176196B1

    公开(公告)日:1999-04-15

    申请号:KR1019960004201

    申请日:1996-02-22

    Inventor: 심명섭 신현철

    CPC classification number: H01L21/76202

    Abstract: 활성 영역 상에 버즈 비크(bird's beak)가 형성되는 것을 방지하면서 필드 산화막의 에지부와 활성 영역 사이에 형성된 단차 부위의 경사를 감소시킬 수 있는 로코스 소자분리 방법이 개시되었다. 본 발명은 반도체 장치의 로코스 소자분리 방법에 있어서, 반도체 기판 상에 제1 패드 절연막 및 제1 질화막을 순차적으로 형성하는 단계, 상기 반도체 기판의 소정 영역을 노출시키도록 상기 제1패드 절연막 및 제1질화막을 패터닝하여 제1패드 절연막 패턴 및 제1 질화막 패턴을 형성하는 단계, 상기 노출된 반도체 기판 상에 제2 패드 절연막을 형성하는 단계, 상기 제1 질화막 패턴 측벽에 제2 질화막으로 이루어진 스페이서를 형성하는 단계, 상기 제2 패드 절연막 하부의 기판을 산화시켜 필드 산화막을 형성하는 단계; 및 상기 제1패드 절연막 패턴, 제1질화막 패턴 및 스페이서를 제거하는 단계를 포함하는 것을 특징으로 하는 반도체 장치의 로코스 소자분리 방법을 제공한다. 본 발명에 의하면, 상기 제1 패드 절연막 패턴에 의해서 활성 영역 상에 버즈 비크가 형성되는 것을 방지하면서 상기 필드 산화막과 활성 영역 사이에 형성된 단차 부위의 경사를 감소시킬 수 있다.

    캐패시터 제조 방법
    7.
    发明公开

    公开(公告)号:KR1019990015791A

    公开(公告)日:1999-03-05

    申请号:KR1019970038099

    申请日:1997-08-09

    Inventor: 신현철

    Abstract: 본 발명은 반도체 장치의 캐패시터 제조 방법에 관한 것이다. 한 쌍의 트랜지스터가 형성되어 있는 반도체 기판이 제공된다. 상기 반도체 기판에 제1절연막을 형성한 뒤 상기 트랜지스터의 드레인 영역에는 비트 라인을 접속시킨다. 이어서 상기 트랜지스터의 소오스 영역에는 스토리지 노드를 접속시킨다. 본 발명에서는 스토리지 전극의 표면적을 넓게 형성하기 위해 두 번에 걸친 스토리지 전극 제조 공정이 개시된다. 제1공정은, 비트 라인이 형성된 상기 반도체 기판에 소오스 영역과 접속되는 스토리지 노드를 형성한다. 그리고 제2공정은 상기 비트 라인과 스토리지 노드가 형성된 상기 반도체 기판에 제2절연막을 형성하고 상기 제2절연막에 제1이방성 식각, 등방성 식각, 제2이방성 식각공정을 차례로 실시하여 제조하고자 하는 스토리지 전극의 형태를 우선 홈으로 형성한다. 그리고 나서 상기 홈에 도전물을 형성시켜 홈의 형태대로 스토리지 전극을 형성시킨다. 이처럼 미리 형성된 홈을 형성하고 거기에 도전물을 채워넣는 방법으로 스토리지 전극을 제조하므로 상기 홈의 면적을 넓게 형성하여 본 발명의 목적인 표면적이 넓은 스토리지 전극을 제조할 수 있게 된다.

    반도체 장치의 로코스 소자분리 방법
    10.
    发明公开
    반도체 장치의 로코스 소자분리 방법 失效
    隔离半导体器件的LOCOS元件的方法

    公开(公告)号:KR1019970063667A

    公开(公告)日:1997-09-12

    申请号:KR1019960004201

    申请日:1996-02-22

    Inventor: 심명섭 신현철

    Abstract: 활성 영역 상에 버즈 비크(bird's beak)가 형성되는 것을 방지하면서 필드 산화막의 에지부와 활성 영역사이에 형성된 단차부위의 경사를 감소시킬 수 있는 로코스 소자분리 방법이 개시되었다. 본 발명은 반도체장치의 로코스 소자분리 방법에 있어서, 반도체 기판 상에 제1패드 절연막 및 제1질화막을 순차적으로 형성하는 단계, 상기 반도체 기판의 소정 영역을 노출시키도록 상기 제1패도 절연막 및 제1질화막을 패터닝하여 제1패드 절연막 패턴 및 제1질화막 패턴을 형성하는 단계, 상기 노출된 반도체 기판 상에 제2패드 절연막을 형성하는 단계, 상기 제1질화막 패턴 측벽에 제2질화막으로 이루어진 스페이서를 형성하는 단계, 상기 제2패드 절연막 하부의 기판을 산화시켜 필드 산화막을 형성하는 단계; 및 상기제1패드 절연막 패턴, 제1질화막 패턴 및 스페이서를 제거하는 단계를 포함하는 것을 특징으로 하는 반도체 장치의 로코스 소자분리 방법을 제공한다. 본 발명에 의하면, 상기 제1패드 절연막 패턴에 의해서 활성 영역 상에 버즈비크가 형성되는 것을 방지하면서 상기 필드 산화막과 활성 영역 사이에 형성된 단차 부위의 경사를 감소시킬 수 있다.

Patent Agency Ranking